第1章信號(hào)處理理論基礎(chǔ)
1.1信號(hào)定義
1.2信號(hào)增益與衰減
1.3信號(hào)失真及其測(cè)量
1.3.1放大器失真
1.3.2信號(hào)諧波失真
1.3.3諧波失真測(cè)量
1.4噪聲及其處理方法
1.4.1噪聲的定義和表示
1.4.2固有噪聲電平
1.4.3噪聲/失真鏈
1.4.4信噪比定義和表示
1.4.5信號(hào)的提取方法
1.5模擬信號(hào)及其處理方法
1.5.1模擬I/O信號(hào)的處理
1.5.2模擬通信信號(hào)的處理
1.6數(shù)字信號(hào)處理的關(guān)鍵問題
1.6.1數(shù)字信號(hào)處理系統(tǒng)的結(jié)構(gòu)
1.6.2信號(hào)調(diào)理的方法
1.6.3模數(shù)轉(zhuǎn)換器(ADC)及量化效應(yīng)
1.6.4數(shù)模轉(zhuǎn)換器(DAC)及信號(hào)重建
1.6.5SFDR的定義及測(cè)量
1.7通信信號(hào)軟件處理方法
1.7.1軟件無線電的定義
1.7.2中頻軟件無線電實(shí)現(xiàn)
1.7.3信道化處理
1.7.4基站軟件無線電接收機(jī)
1.7.5SR采樣技術(shù)
1.7.6直接數(shù)字下變頻
1.7.7帶通采樣失敗的解決
第2章數(shù)字信號(hào)處理實(shí)現(xiàn)方法
2.1數(shù)字信號(hào)處理技術(shù)概念
2.1.1數(shù)字信號(hào)處理技術(shù)的發(fā)展
2.1.2數(shù)字信號(hào)處理算法的分類
2.1.3數(shù)字信號(hào)處理實(shí)現(xiàn)的方法
2.2基于DSPs的數(shù)字信號(hào)處理實(shí)現(xiàn)原理
2.2.1DSPs的結(jié)構(gòu)及流水線
2.2.2DSPs的運(yùn)行代碼及性能
2.3基于FPGA的數(shù)字信號(hào)處理實(shí)現(xiàn)原理
2.3.1FPGA基本原理
2.3.2邏輯陣列塊和自適應(yīng)邏輯塊
2.3.3塊存儲(chǔ)器
2.3.4時(shí)鐘網(wǎng)絡(luò)和相位鎖相環(huán)
2.3.5I/O塊
2.3.6DSP塊
2.4FPGA執(zhí)行數(shù)字信號(hào)處理的一些關(guān)鍵問題
2.4.1關(guān)鍵路徑
2.4.2流水線
2.4.3延遲
2.4.4加法器
2.4.5乘法器
2.4.6并行/串行
2.4.7溢出的處理
2.5高性能信號(hào)處理的難點(diǎn)和技巧
2.5.1設(shè)計(jì)目標(biāo)
2.5.2實(shí)現(xiàn)成本
2.5.3設(shè)計(jì)優(yōu)化
第3章數(shù)值的表示和運(yùn)算
3.1整數(shù)的表示方法
3.1.1二進(jìn)制原碼格式
3.1.2二進(jìn)制反碼格式
3.1.3二進(jìn)制補(bǔ)碼格式
3.2整數(shù)加法運(yùn)算的HDL描述
3.2.1無符號(hào)數(shù)加法運(yùn)算的HDL描述
3.2.2有符號(hào)數(shù)加法運(yùn)算的HDL描述
3.3整數(shù)減法運(yùn)算的HDL描述
3.3.1無符號(hào)數(shù)減法運(yùn)算的HDL描述
3.3.2有符號(hào)數(shù)減法運(yùn)算的HDL描述
3.4整數(shù)乘法運(yùn)算的HDL描述
3.4.1無符號(hào)數(shù)乘法運(yùn)算的HDL描述
3.4.2有符號(hào)數(shù)乘法運(yùn)算的HDL描述
3.5整數(shù)除法運(yùn)算的HDL描述
3.5.1無符號(hào)數(shù)除法運(yùn)算的HDL描述
3.5.2有符號(hào)數(shù)除法運(yùn)算的HDL描述
3.6定點(diǎn)數(shù)的表示方法
3.6.1定點(diǎn)二進(jìn)制數(shù)格式
3.6.2定點(diǎn)數(shù)的量化方法
3.6.3數(shù)據(jù)的標(biāo)定
3.6.4歸一化處理
3.6.5小數(shù)部分截?cái)?
3.6.6一種不同的方法：Trounding
3.6.7定點(diǎn)數(shù)運(yùn)算的HDL描述庫
3.7定點(diǎn)數(shù)加法運(yùn)算的HDL描述
3.7.1無符號(hào)定點(diǎn)數(shù)加法運(yùn)算的HDL描述
3.7.2有符號(hào)定點(diǎn)數(shù)加法運(yùn)算的HDL描述
3.8定點(diǎn)數(shù)減法運(yùn)算的HDL描述
3.8.1無符號(hào)定點(diǎn)數(shù)減法運(yùn)算的HDL描述
3.8.2有符號(hào)定點(diǎn)數(shù)減法運(yùn)算的HDL描述
3.9定點(diǎn)數(shù)乘法運(yùn)算的HDL描述
3.9.1無符號(hào)定點(diǎn)數(shù)乘法運(yùn)算的HDL描述
3.9.2有符號(hào)定點(diǎn)數(shù)乘法運(yùn)算的HDL描述
3.10定點(diǎn)數(shù)除法運(yùn)算的HDL描述
3.10.1無符號(hào)定點(diǎn)數(shù)除法運(yùn)算的HDL描述
3.10.2有符號(hào)定點(diǎn)數(shù)除法運(yùn)算的HDL描述
3.11浮點(diǎn)數(shù)的表示方法
3.11.1浮點(diǎn)數(shù)的格式
3.11.2浮點(diǎn)數(shù)的短指數(shù)表示
3.12浮點(diǎn)數(shù)運(yùn)算的HDL描述
3.12.1單精度浮點(diǎn)數(shù)加法運(yùn)算的HDL描述
3.12.2單精度浮點(diǎn)數(shù)減法運(yùn)算的HDL描述
3.12.3單精度浮點(diǎn)數(shù)乘法運(yùn)算的HDL描述
3.12.4單精度浮點(diǎn)數(shù)除法運(yùn)算的HDL描述
3.13浮點(diǎn)數(shù)運(yùn)算IP核的應(yīng)用
3.13.1浮點(diǎn)IP核的功能
3.13.2建立新的設(shè)計(jì)工程
3.13.3浮點(diǎn)IP核實(shí)例的生成
3.13.4例化IP核實(shí)例
3.13.5生成測(cè)試平臺(tái)文件
3.13.6設(shè)計(jì)的仿真
第4章Intel FPGA數(shù)字信號(hào)處理工具
4.1Intel FPGA模型設(shè)計(jì)基礎(chǔ)
4.1.1用于Intel FPGA設(shè)計(jì)結(jié)構(gòu)的DSP Builder
4.1.2用于Intel FPGA庫的DSP Builder
4.1.3用于Intel FPGA器件所支持的DSP Builder
4.1.4DSP Builder設(shè)計(jì)流程
4.2信號(hào)處理模型的構(gòu)建和仿真
4.2.1啟動(dòng)DSP Builder工具
4.2.2獲取DSP Builder設(shè)計(jì)實(shí)例幫助
4.2.3DSP Builder菜單選項(xiàng)介紹
4.2.4DSP Builder中的一些基本概念
4.2.5構(gòu)建數(shù)字信號(hào)處理模型
4.2.6創(chuàng)建設(shè)計(jì)子系統(tǒng)
4.2.7設(shè)置模型參數(shù)
4.2.8信號(hào)處理模型的Simulink仿真
4.2.9信號(hào)處理模型的ModelSim仿真
4.2.10查看設(shè)計(jì)中所使用的資源
4.2.11打開Quartus Prime設(shè)計(jì)工程
4.2.12C 軟件模型驗(yàn)證設(shè)計(jì)
4.3信號(hào)處理模型的硬件驗(yàn)證
4.3.1硬件驗(yàn)證
4.3.2使用環(huán)路系統(tǒng)的硬件驗(yàn)證
4.4包含處理器總線接口的模型設(shè)計(jì)
4.4.1在DSP Builder設(shè)計(jì)中分配基地址
4.4.2添加DSP Builder設(shè)計(jì)到Platform Designer系統(tǒng)
4.4.3使用處理器更新寄存器
4.5DSP Builder HDL導(dǎo)入設(shè)計(jì)
4.5.1實(shí)現(xiàn)原理
4.5.2打開DSP Builder工具
4.5.3建立新的設(shè)計(jì)模型
4.5.4執(zhí)行協(xié)同仿真
4.6基于HLS構(gòu)建和驗(yàn)證算法模型
4.6.1構(gòu)建C 模型和測(cè)試平臺(tái)
4.6.2設(shè)置高級(jí)綜合編譯器
4.6.3運(yùn)行高級(jí)綜合編譯器
4.6.4查看高級(jí)設(shè)計(jì)報(bào)告
4.6.5查看元器件RTL仿真波形
第5章CORDIC算法原理及實(shí)現(xiàn)
5.1CORDIC算法原理
5.1.1圓坐標(biāo)系旋轉(zhuǎn)
5.1.2線性坐標(biāo)系旋轉(zhuǎn)
5.1.3雙曲線坐標(biāo)系旋轉(zhuǎn)
5.1.4CORDIC算法通用表達(dá)式
5.2CORDIC循環(huán)和非循環(huán)結(jié)構(gòu)硬件實(shí)現(xiàn)原理
5.2.1CORDIC循環(huán)結(jié)構(gòu)原理和實(shí)現(xiàn)方法
5.2.2CORDIC非循環(huán)結(jié)構(gòu)的實(shí)現(xiàn)原理
5.2.3實(shí)現(xiàn)CORDIC的非循環(huán)的流水線結(jié)構(gòu)
5.3向量幅度的計(jì)算
5.4CORDIC算法的模型實(shí)現(xiàn)
5.4.1CORDIC算法收斂性原理
5.4.2CORDIC象限映射實(shí)現(xiàn)
5.4.3向量模式下的CORDIC迭代實(shí)現(xiàn)
5.4.4旋轉(zhuǎn)模式的CORDIC迭代實(shí)現(xiàn)
ⅩⅦ5.5CORDIC子系統(tǒng)的模型實(shí)現(xiàn)
5.5.1CORDIC單元的設(shè)計(jì)
5.5.2參數(shù)化CORDIC單元
5.5.3旋轉(zhuǎn)后標(biāo)定的實(shí)現(xiàn)
5.5.4旋轉(zhuǎn)后的象限解映射
5.6圓坐標(biāo)系算術(shù)功能的模型實(shí)現(xiàn)
5.6.1反正切的實(shí)現(xiàn)
5.6.2正弦和余弦的實(shí)現(xiàn)
5.6.3向量幅度的計(jì)算
5.7流水線技術(shù)的CORDIC模型實(shí)現(xiàn)
5.7.1帶有流水線并行陣列的實(shí)現(xiàn)
5.7.2串行結(jié)構(gòu)實(shí)現(xiàn)
5.8向量幅度精度的研究
5.8.1CORDIC向量幅度精度控制
5.8.2CORDIC向量幅度精度比較
5.9調(diào)用CORDIC塊的模型實(shí)現(xiàn)
5.10CORDIC算法的HLS實(shí)現(xiàn)
5.10.1CORDIC算法的C 描述
5.10.2HLS轉(zhuǎn)換設(shè)計(jì)
5.10.3優(yōu)化設(shè)計(jì)
第6章離散傅里葉變換原理及實(shí)現(xiàn)
6.1模擬周期信號(hào)的分析：傅里葉級(jí)數(shù)
6.2模擬非周期信號(hào)的分析：傅里葉變換
6.3離散序列的分析：離散傅里葉變換
6.3.1離散傅里葉變換推導(dǎo)
6.3.2頻率離散化推導(dǎo)
6.3.3DFT的窗效應(yīng)
6.4短時(shí)傅里葉變換
6.5離散傅里葉變換的運(yùn)算量
6.6離散傅里葉算法的模型實(shí)現(xiàn)
6.6.1系統(tǒng)模型結(jié)構(gòu)
6.6.2分析復(fù)數(shù)乘法
6.6.3分析復(fù)數(shù)加法
6.6.4運(yùn)行設(shè)計(jì)
第7章快速傅里葉變換原理及實(shí)現(xiàn)
7.1快速傅里葉變換的發(fā)展
7.2Danielson-Lanczos引理
7.3按時(shí)間抽取的基-2 FFT算法
7.4按頻率抽取的基-2 FFT算法
ⅩⅧ7.5Cooley-Tuckey算法
7.6基-4和基-8的FFT算法
7.7FFT計(jì)算中的字長
7.8基于MATLAB的FFT的分析
7.9基于模型的FFT設(shè)計(jì)與實(shí)現(xiàn)
7.10基于IP核的FFT實(shí)現(xiàn)
7.10.1FFT IP庫
7.10.2啟動(dòng)DSP Builder工具
7.10.3構(gòu)建設(shè)計(jì)模型
7.10.4配置模型參數(shù)
7.10.5運(yùn)行和分析仿真結(jié)果
7.11基于C和HLS的FFT建模與實(shí)現(xiàn)
7.11.1創(chuàng)建新的設(shè)計(jì)工程
7.11.2創(chuàng)建設(shè)計(jì)源文件
7.11.3設(shè)計(jì)編譯和處理
7.11.4設(shè)計(jì)的高級(jí)綜合
7.11.5添加循環(huán)展開用戶策略
7.11.6添加存儲(chǔ)器屬性用戶策略
第8章離散余弦變換原理及實(shí)現(xiàn)
8.1切比雪夫多項(xiàng)式
8.2DCT的起源和發(fā)展
8.3DCT和DFT的關(guān)系
8.4二維DCT變換原理
8.4.1二維DCT變換原理
8.4.2二維DCT實(shí)現(xiàn)方法
8.5二維DCT變換的HLS實(shí)現(xiàn)
8.5.1創(chuàng)建新的設(shè)計(jì)工程
8.5.2創(chuàng)建設(shè)計(jì)文件
8.5.3驗(yàn)證C 模型
8.5.4設(shè)計(jì)綜合
8.5.5查看綜合結(jié)果
8.5.6運(yùn)行RTL仿真
8.5.7添加循環(huán)合并命令
8.5.8添加存儲(chǔ)器屬性命令
8.5.9添加循環(huán)展開命令
第9章FIR和IIR濾波器原理及實(shí)現(xiàn)
9.1模擬到數(shù)字濾波器的轉(zhuǎn)換
9.1.1微分方程近似
9.1.2雙線性交換
9.2數(shù)字濾波器的分類和應(yīng)用
ⅩⅨ9.3FIR數(shù)字濾波器的原理和結(jié)構(gòu)
9.3.1FIR數(shù)字濾波器的特性
9.3.2FIR濾波器的設(shè)計(jì)規(guī)則
9.4IIR數(shù)字濾波器的原理和結(jié)構(gòu)
9.4.1IIR數(shù)字濾波器的原理
9.4.2IIR數(shù)字濾波器的模型
9.4.3IIR數(shù)字濾波器的z域分析
9.4.4IIR數(shù)字濾波器的性能及穩(wěn)定性
9.5DA FIR數(shù)字濾波器的設(shè)計(jì)
9.5.1DA FIR數(shù)字濾波器的設(shè)計(jì)原理
9.5.2啟動(dòng)DSP Builder
9.5.3添加和配置信號(hào)源子系統(tǒng)
9.5.4添加和配置移位寄存器子系統(tǒng)
9.5.5添加和配置位選擇子系統(tǒng)
9.5.6添加和配置查找表子系統(tǒng)
9.5.7添加和配置加法器子系統(tǒng)
9.5.8添加和配置縮放比例加法器子系統(tǒng)
9.5.9添加和配置系統(tǒng)控制模塊
9.6串行MAC FIR數(shù)字濾波器的設(shè)計(jì)
9.6.1串行和并行MAC FIR數(shù)字濾波器的原理
9.6.2串行MAC FIR數(shù)字濾波器的結(jié)構(gòu)
9.6.3串行MAC FIR數(shù)字濾波器設(shè)計(jì)要求
9.6.4128乘和累加器子系統(tǒng)的設(shè)計(jì)
9.6.5數(shù)據(jù)控制邏輯子系統(tǒng)設(shè)計(jì)
9.6.6地址生成器子系統(tǒng)的設(shè)計(jì)
9.6.7完整串行MAC FIR數(shù)字濾波器模型的設(shè)計(jì)
9.7基于FIR IP核的濾波器設(shè)計(jì)
9.7.1SingleRateFIR IP原理
9.7.2建立新的設(shè)計(jì)模型
9.7.3構(gòu)建基于SingleRateFIR塊的濾波器模型
9.8FIR數(shù)字濾波器的C 描述和HLS實(shí)現(xiàn)
9.8.1設(shè)計(jì)原理
9.8.2創(chuàng)建新的設(shè)計(jì)工程
9.8.3創(chuàng)建設(shè)計(jì)文件
9.8.4驗(yàn)證C 模型
9.8.5設(shè)計(jì)9