目 錄
第1章 Multisim 14.0基本操作1
1.1 Multisim 14.0的安裝1
1.2 Multisim 14.0用戶界面2
1.3 Multisim 14.0界面屬性設(shè)置3
1.3.1 Global Options設(shè)置3
1.3.2 Sheet Properties設(shè)置4
1.4 Multisim 14.0基本操作5
1.4.1 創(chuàng)建原理圖文件5
1.4.2 元器件的選擇6
1.4.3 元器件的放置7
1.4.4 元器件的位置調(diào)整8
1.4.5 元器件的對齊8
1.4.6 元器件的屬性設(shè)置8
1.4.7 元器件的右鍵功能9
1.4.8 元器件的連接10
1.4.9 文本編輯11
1.4.10 圖紙標(biāo)題欄編輯11
1.4.11 鼠標(biāo)右鍵快捷菜單12
1.5 Multisim 14.0電路仿真13
1.5.1 電路仿真13
1.5.2 模擬電路仿真15
1.5.3 數(shù)字電路仿真16
第2章 邏輯代數(shù)基礎(chǔ)17
2.1 理論基礎(chǔ)17
2.1.1 數(shù)制17
2.1.2 代碼20
2.1.3 二進(jìn)制算術(shù)運(yùn)算23
2.1.4 二進(jìn)制運(yùn)算的實(shí)現(xiàn)24
2.2 基本邏輯運(yùn)算25
2.2.1 與門25
2.2.2 或門29
2.2.3 非門30
2.3 復(fù)合邏輯運(yùn)算31
2.3.1 與非門31
2.3.2 或非門32
2.3.3 與或非門32
2.3.4 異或門34
2.3.5 同或門34
2.4 邏輯函數(shù)描述及其相互轉(zhuǎn)換35
2.4.1 真值表37
2.4.2 邏輯表達(dá)式37
2.4.3 邏輯圖41
2.4.4 波形圖43
2.4.5 卡諾圖44
2.5 邏輯函數(shù)化簡及證明47
2.5.1 代數(shù)化簡法47
2.5.2 卡諾圖化簡法50
2.5.3 用邏輯轉(zhuǎn)換儀對邏輯函數(shù)化簡53
2.5.4 用邏輯轉(zhuǎn)換儀證明邏輯函數(shù)等式57
第3章 邏輯門電路61
3.1 晶體管的伏安特性和開關(guān)特性61
3.1.1 二極管61
3.1.2 三極管64
3.1.3 MOS管67
3.2 分立元器件門電路68
3.2.1 二極管與門68
3.2.2 二極管或門69
3.2.3 三極管非門71
3.3 TTL門電路72
3.3.1 TTL非門72
3.3.2 TTL與非門73
3.3.3 TTL或非門74
3.4 CMOS門電路75
3.4.1 CMOS非門76
3.4.2 CMOS與非門77
3.4.3 CMOS或非門78
第4章 組合邏輯電路79
4.1 門級組合邏輯電路的分析79
4.1.1 二進(jìn)制數(shù)值范圍電路的判定79
4.1.2 電路分析和仿真80
4.2 門級組合邏輯電路的設(shè)計(jì)82
4.2.1 表決電路設(shè)計(jì)82
4.2.2 生產(chǎn)線供電電路設(shè)計(jì)83
4.3 編碼器85
4.3.1 二進(jìn)制普通編碼器86
4.3.2 二進(jìn)制優(yōu)先編碼器87
4.3.3 8線-3線優(yōu)先編碼器87
4.3.4 8線-3線編碼器擴(kuò)展16線-4線編碼器89
4.3.5 二-十進(jìn)制優(yōu)先編碼器90
4.4 譯碼器91
4.4.1 2線-4線譯碼器74LS139N91
4.4.2 3線-8線譯碼器74LS138D93
4.4.3 3線-8線譯碼器擴(kuò)展為4線-16線譯碼器94
4.4.4 4線-16線譯碼器74154N95
4.4.5 顯示譯碼器95
4.5 數(shù)據(jù)選擇器99
4.5.1 4選1數(shù)據(jù)選擇器99
4.5.2 雙4選1數(shù)據(jù)選擇器擴(kuò)展為8選1數(shù)據(jù)選擇器101
4.5.3 8選1數(shù)據(jù)選擇器74LS151D電路仿真101
4.5.4 雙8選1數(shù)據(jù)選擇器擴(kuò)展為16選1數(shù)據(jù)選擇器102
4.6 數(shù)值比較器103
4.6.1 1位數(shù)值比較器103
4.6.2 4位數(shù)值比較器74LS85104
4.6.3 2片4位數(shù)值比較器74LS85擴(kuò)展為8位數(shù)值比較器105
4.7 加法器105
4.7.1 半加器106
4.7.2 全加器107
4.7.3 串行進(jìn)位加法器109
4.7.4 超前進(jìn)位加法器74LS283110
4.8 單元級組合邏輯電路的設(shè)計(jì)112
4.8.1 8421BCD碼轉(zhuǎn)換為余3碼112
4.8.2 8421BCD碼轉(zhuǎn)換為余3循環(huán)碼113
4.8.3 4位二制數(shù)轉(zhuǎn)換為8421BCD碼113
4.8.4 用譯碼器74LS138設(shè)計(jì)1位全加器115
4.8.5 用數(shù)據(jù)選擇器74LS153設(shè)計(jì)1位全加器115
第5章 觸發(fā)器117
5.1 基本RS觸發(fā)器117
5.1.1 理論分析117
5.1.2 基本RS觸發(fā)器74LS279N118
5.2 同步RS觸發(fā)器119
5.2.1 理論分析119
5.2.2 同步RS觸發(fā)器SR_LATCH120
5.2.3 同步RS觸發(fā)器空翻現(xiàn)象121
5.2.4 邊沿RS觸發(fā)器122
5.3 JK觸發(fā)器122
5.3.1 理論分析122
5.3.2 主從JK觸發(fā)器仿真123
5.3.3 JK觸發(fā)器74LS112N124
5.4 D觸發(fā)器125
5.4.1 理論分析125
5.4.2 D觸發(fā)器74LS74N126
5.5 T觸發(fā)器和T＇觸發(fā)器126
5.5.1 T觸發(fā)器127
5.5.2 T＇觸發(fā)器128
第6章 時(shí)序邏輯電路130
6.1 同步時(shí)序邏輯電路131
6.1.1 理論分析131
6.1.2 同步時(shí)序電路仿真與分析132
6.2 異步時(shí)序邏輯電路133
6.2.1 理論分析134
6.2.2 異步時(shí)序電路仿真與分析135
6.3 寄存器136
6.3.1 數(shù)碼寄存器電路及仿真136
6.3.2 移位寄存器電路及仿真138
6.4 計(jì)數(shù)器139
6.4.1 二進(jìn)制同步計(jì)數(shù)器電路及仿真140
6.4.2 二-十進(jìn)制同步計(jì)數(shù)器電路及仿真142
6.5 時(shí)序邏輯電路設(shè)計(jì)143
6.5.1 用觸發(fā)器設(shè)計(jì)時(shí)序邏輯電路144
6.5.2 用現(xiàn)有集成電路設(shè)計(jì)時(shí)序邏輯電路146
6.5.3 六十進(jìn)制倒計(jì)數(shù)器設(shè)計(jì)151
6.5.4 利用總線設(shè)計(jì)計(jì)數(shù)器152
6.5.5 利用層次塊設(shè)計(jì)計(jì)數(shù)器153
6.5.6 序列信號發(fā)生器設(shè)計(jì)156
6.5.7 順序脈沖發(fā)生器設(shè)計(jì)158
6.5.8 分頻器設(shè)計(jì)159
第7章 數(shù)模轉(zhuǎn)換與模數(shù)轉(zhuǎn)換160
7.1 數(shù)模轉(zhuǎn)換160
7.1.1 權(quán)電阻網(wǎng)絡(luò)DAC電路與仿真分析161
7.1.2 倒T形電阻網(wǎng)絡(luò)DAC電路與仿真分析163
7.1.3 IDAC和VDAC電路仿真164
7.2 模數(shù)轉(zhuǎn)換166
7.2.1 3位并行比較型ADC電路及仿真分析166
7.2.2 ADC電路設(shè)計(jì)與仿真168
第8章 脈沖波形的產(chǎn)生與整形170
8.1 555定時(shí)器170
8.2 單穩(wěn)態(tài)電路172
8.2.1 單穩(wěn)態(tài)電路及仿真分析172
8.2.2 利用Circuit Wizards繪制單穩(wěn)態(tài)電路174
8.3 施密特觸發(fā)器175
8.3.1 施密特觸發(fā)器電路及仿真分析175
8.3.2 施密特觸發(fā)器對輸入波形的變換和整形176
8.4 多諧振蕩器177
8.4.1 多諧振蕩器電路及仿真分析177
8.4.2 利用Circuit Wizards生成振蕩器電路178
8.4.3 用555 Timer Wizard設(shè)計(jì)六十進(jìn)制減法計(jì)數(shù)電路179
8.4.4 用555 Timer Wizard設(shè)計(jì)六十進(jìn)制加法計(jì)數(shù)電路181
參考文獻(xiàn)184