Verilog硬件描述語言與設(shè)計(jì)（十三五）
定 價(jià)：45 元
- 作者：李洪革，李峭，何鋒 等 著
- 出版時(shí)間：2017/4/1
- ISBN：9787512421424
- 出 版 社：北京航空航天大學(xué)出版社
- 中圖法分類：TP312VH-43
- 頁(yè)碼：
- 紙張：膠版紙
- 版次：1
- 開本：16開
本書是電子信息工程、計(jì)算機(jī)科學(xué)與技術(shù)、自動(dòng)化等電子、電氣類一級(jí)學(xué)科的EDA教學(xué)必備基礎(chǔ)教材,全書從硬件描述語言VerilogHDL簡(jiǎn)介入手,重點(diǎn)闡述了硬件描述語言的基礎(chǔ)語法、高級(jí)語法和與之匹配的硬件電路設(shè)計(jì)基礎(chǔ)、高級(jí)電路設(shè)計(jì)案例等;除了對(duì)VerilogHDL語法基礎(chǔ)詳細(xì)闡述外,對(duì)邏輯電路、時(shí)序綜合和狀態(tài)機(jī)等復(fù)雜電路設(shè)計(jì)問題也進(jìn)行了介紹。本書根據(jù)國(guó)家全日制電子信息類教學(xué)大綱要求匹配了對(duì)應(yīng)的實(shí)驗(yàn)實(shí)習(xí),并對(duì)復(fù)雜數(shù)字系統(tǒng)也進(jìn)行了案例講解。全書共11章,主要包含VerilogHDL語言基礎(chǔ)、邏輯電路結(jié)構(gòu)、狀態(tài)機(jī)與時(shí)序綜合、驗(yàn)證等高級(jí)主題的內(nèi)容。
本書可作為普通高等學(xué)校、科研院所電子信息工程、電氣工程、計(jì)算機(jī)等相關(guān)專業(yè)的本科生或研究生的教材,還可作為上述領(lǐng)域工程技術(shù)人員的參考書。
第1章 電子系統(tǒng)與硬件描述語言……………………………………………………………… 1
1.1 電子系統(tǒng)的集成化……………………………………………………………………… 1
1.2 硬件描述語言與設(shè)計(jì)方法……………………………………………………………… 3
1.3 數(shù)字電路/系統(tǒng)實(shí)現(xiàn)……………………………………………………………………… 7
1.4 集成化設(shè)計(jì)發(fā)展趨勢(shì)…………………………………………………………………… 11
1.5 數(shù)字集成應(yīng)用前景……………………………………………………………………… 14
習(xí) 題……………………………………………………………………………………… 14
第2章 硬件描述語言基礎(chǔ)…………………………………………………………………… 16
2.1 VerilogHDL語言概況………………………………………………………………… 17
2.1.1 模 塊……………………………………………………………………………… 17
2.1.2 模塊名……………………………………………………………………………… 18
2.1.3 模塊組成……………………………………………………………………………… 18
2.2 基本語法………………………………………………………………………………… 19
2.2.1 標(biāo)識(shí)符……………………………………………………………………………… 20
2.2.2 關(guān)鍵字……………………………………………………………………………… 20
2.2.3 操作符……………………………………………………………………………… 21
2.2.4 數(shù)字聲明……………………………………………………………………………… 21
2.2.5 注釋與空白符………………………………………………………………………… 22
2.3 系統(tǒng)任務(wù)與編譯指令…………………………………………………………………… 23
2.3.1 字符串……………………………………………………………………………… 23
2.3.2 系統(tǒng)任務(wù)……………………………………………………………………………… 23
2.3.3 編譯指令……………………………………………………………………………… 25
習(xí) 題……………………………………………………………………………………… 26
第3章 語法與要素…………………………………………………………………………… 28
3.1 數(shù)據(jù)類型………………………………………………………………………………… 28
3.1.1 數(shù) 值……………………………………………………………………………… 28
3.1.2 線網(wǎng)類型……………………………………………………………………………… 29
3.1.3 變量聲明……………………………………………………………………………… 31
3.1.4 寄存器類型…………………………………………………………………………… 32
3.1.5 陣 列……………………………………………………………………………… 33
3.1.6 標(biāo)量與矢量…………………………………………………………………………… 34
3.1.7 參 數(shù)……………………………………………………………………………… 35
3.2 端 口…………………………………………………………………………………… 36
3.2.1 端口命名……………………………………………………………………………… 36
3.2.2 端口聲明……………………………………………………………………………… 37
3.2.3 連接方式……………………………………………………………………………… 38
3.3 表達(dá)式…………………………………………………………………………………… 41
3.3.1 運(yùn)算表達(dá)……………………………………………………………………………… 41
3.3.2 操作符……………………………………………………………………………… 42
3.3.3 操作數(shù)……………………………………………………………………………… 48
3.4 標(biāo)準(zhǔn)主要差別…………………………………………………………………………… 52
習(xí) 題……………………………………………………………………………………… 57
第4章 建模與用戶原語……………………………………………………………………… 59
4.1 基礎(chǔ)建模………………………………………………………………………………… 59
4.1.1 門級(jí)建模……………………………………………………………………………… 59
4.1.2 開關(guān)級(jí)建模…………………………………………………………………………… 61
4.2 數(shù)據(jù)流建模……………………………………………………………………………… 64
4.2.1 連續(xù)賦值語句………………………………………………………………………… 64
4.2.2 數(shù)據(jù)流建模實(shí)例……………………………………………………………………… 65
4.3 模塊與層次……………………………………………………………………………… 66
4.3.1 模塊劃分……………………………………………………………………………… 66
4.3.2 帶參數(shù)模塊…………………………………………………………………………… 68
4.3.3 層次命名……………………………………………………………………………… 71
4.4 用戶定義原語(UDP) ………………………………………………………………… 72
4.4.1 UDP的含義………………………………………………………………………… 72
4.4.2 組合邏輯UDP ……………………………………………………………………… 73
4.4.3 時(shí)序電路UDP ……………………………………………………………………… 73
習(xí) 題……………………………………………………………………………………… 75
第5章 行為描述……………………………………………………………………………… 77
5.1 行為級(jí)建模……………………………………………………………………………… 77
5.1.1 過程塊……………………………………………………………………………… 78
5.1.2 語句塊……………………………………………………………………………… 79
5.1.3 時(shí)序控制……………………………………………………………………………… 82
5.2 過程賦值語句…………………………………………………………………………… 84
5.2.1 阻塞賦值語句………………………………………………………………………… 85
5.2.2 非阻塞賦值語句……………………………………………………………………… 86
5.2.3 過程連續(xù)賦值語句…………………………………………………………………… 89
5.3 行為語句………………………………………………………………………………… 90
5.3.1 條件語句……………………………………………………………………………… 90
5.3.2 多路分支語句………………………………………………………………………… 91
5.3.3 循環(huán)語句……………………………………………………………………………… 93
5.3.4 其他語句……………………………………………………………………………… 96
5.3.5 生成塊……………………………………………………………………………… 98
2 Verilog硬件描述語言與設(shè)計(jì)
5.4 任務(wù)和函數(shù)…………………………………………………………………………… 101
5.4.1 任 務(wù)……………………………………………………………………………… 101
5.4.2 函 數(shù)……………………………………………………………………………… 103
習(xí) 題……………………………………………………………………………………… 107
第6章 測(cè)試、仿真和驗(yàn)證…………………………………………………………………… 109
6.1 測(cè)試平臺(tái)……………………………………………………………………………… 109
6.1.1 測(cè)試向量…………………………………………………………………………… 110
6.1.2 測(cè)試模塊…………………………………………………………………………… 111
6.2 波形生成……………………………………………………………………………… 113
6.2.1 值序列……………………………………………………………………………… 113
6.2.2 重復(fù)信號(hào)…………………………………………………………………………… 116
6.2.3 時(shí)鐘的建立………………………………………………………………………… 117
6.3 數(shù)據(jù)顯示與文件訪問………………………………………………………………… 120
6.3.1 數(shù)據(jù)顯示…………………………………………………………………………… 120
6.3.2 文件訪問…………………………………………………………………………… 123
6.3.3 從文本文件中讀取向量……………………………………………………………… 127
6.3.4 向文本文件中寫入向量……………………………………………………………… 128
6.4 典型仿真驗(yàn)證實(shí)例…………………………………………………………………… 129
6.4.1 3 8譯碼器………………………………………………………………………… 129
6.4.2 序列檢測(cè)器………………………………………………………………………… 131
6.4.3 時(shí)鐘分頻器………………………………………………………………………… 132
習(xí) 題……………………………………………………………………………………… 133
第7章 基礎(chǔ)邏輯電路………………………………………………………………………… 137
7.1 組合電路設(shè)計(jì)………………………………………………………………………… 137
7.1.1 門級(jí)結(jié)構(gòu)設(shè)計(jì)……………………………………………………………………… 137
7.1.2 連續(xù)賦值語句設(shè)計(jì)…………………………………………………………………… 141
7.1.3 過程塊語句設(shè)計(jì)…………………………………………………………………… 143
7.1.4 組合電路不完全描述………………………………………………………………… 145
7.1.5 典型組合電路設(shè)計(jì)實(shí)例……………………………………………………………… 147
7.2 時(shí)序電路設(shè)計(jì)………………………………………………………………………… 150
7.2.1 時(shí)序電路設(shè)計(jì)方法…………………………………………………………………… 150
7.2.2 時(shí)序電路單元……………………………………………………………………… 152
7.2.3 時(shí)序電路不同描述風(fēng)格……………………………………………………………… 156
7.2.4 時(shí)序電路設(shè)計(jì)常見錯(cuò)誤……………………………………………………………… 159
7.2.5 典型時(shí)序電路設(shè)計(jì)實(shí)例……………………………………………………………… 162
習(xí) 題……………………………………………………………………………………… 163
第8章 有限狀態(tài)機(jī)及設(shè)計(jì)…………………………………………………………………… 165
8.1 狀態(tài)機(jī)基礎(chǔ)…………………………………………………………………………… 165
8.1.1 基本概念…………………………………………………………………………… 165
8.1.2 狀態(tài)機(jī)分類………………………………………………………………………… 167
8.2 狀態(tài)機(jī)設(shè)計(jì)…………………………………………………………………………… 173
8.2.1 狀態(tài)機(jī)描述方法…………………………………………………………………… 173
8.2.2 狀態(tài)機(jī)狀態(tài)編碼…………………………………………………………………… 185
8.2.3 狀態(tài)機(jī)優(yōu)化設(shè)計(jì)…………………………………………………………………… 190
8.2.4 狀態(tài)機(jī)容錯(cuò)和設(shè)計(jì)準(zhǔn)則……………………………………………………………… 192
習(xí) 題……………………………………………………………………………………… 195
第9章 時(shí)序、綜合及驗(yàn)證…………………………………………………………………… 196
9.1 時(shí)序與延遲…………………………………………………………………………… 196
9.1.1 時(shí)序概念…………………………………………………………………………… 196
9.1.2 延遲模型…………………………………………………………………………… 200
9.1.3 延遲種類…………………………………………………………………………… 200
9.1.4 路徑延遲建模……………………………………………………………………… 203
9.1.5 時(shí)序檢查…………………………………………………………………………… 206
9.1.6 延遲反標(biāo)…………………………………………………………………………… 207
9.2 邏輯綜合……………………………………………………………………………… 209
9.2.1 概 念……………………………………………………………………………… 209
9.2.2 邏輯綜合過程……………………………………………………………………… 209
9.2.3 代碼可綜合設(shè)計(jì)…………………………………………………………………… 212
9.3 驗(yàn)證方法……………………………………………………………………………… 214
9.3.1 驗(yàn) 證……………………………………………………………………………… 214
9.3.2 測(cè)試驗(yàn)證種類……………………………………………………………………… 216
9.3.3 測(cè)試驗(yàn)證平臺(tái)實(shí)例…………………………………………………………………… 220
習(xí) 題……………………………………………………………………………………… 228
第10章 仿真實(shí)驗(yàn)…………………………………………………………………………… 231
10.1 硬件描述語言仿真器………………………………………………………………… 231
10.1.1 ModelSim 仿真……………………………………………………………………… 231
10.1.2 邏輯綜合后仿真…………………………………………………………………… 237
10.2 Verilog基礎(chǔ)模塊設(shè)計(jì)……………………………………………………………… 241
10.2.1 組合邏輯建模……………………………………………………………………… 241
10.2.2 時(shí)序邏輯建模……………………………………………………………………… 247
10.3 復(fù)雜邏輯設(shè)計(jì)………………………………………………………………………… 256
10.3.1 阻塞賦值和非阻塞賦值…………………………………………………………… 256
10.3.2 任務(wù)與函數(shù)………………………………………………………………………… 258
10.3.3 有限狀態(tài)機(jī)………………………………………………………………………… 262
習(xí) 題……………………………………………………………………………………… 266
第11章 設(shè)計(jì)案例…………………………………………………………………………… 270
11.1 異步FIFO設(shè)計(jì)……………………………………………………………………… 270
11.1.1 實(shí)驗(yàn)?zāi)康呐c實(shí)驗(yàn)要求……………………………………………………………… 270
4 Verilog硬件描述語言與設(shè)計(jì)
11.1.2 基于最高兩位判決的異步FIFO設(shè)計(jì)………………………………………………… 271
11.1.3 基于四象限判決的異步FIFO設(shè)計(jì)………………………………………………… 276
11.2 全雙工UART接口設(shè)計(jì)…………………………………………………………… 283
11.2.1 實(shí)驗(yàn)?zāi)康呐c實(shí)驗(yàn)要求……………………………………………………………… 283
11.2.2 UART通信協(xié)議…………………………………………………………………… 283
11.2.3 UART發(fā)送器的實(shí)現(xiàn)……………………………………………………………… 286
11.2.4 UART接收器的設(shè)計(jì)……………………………………………………………… 289
11.2.5 UART接收器的仿真測(cè)試………………………………………………………… 300
11.3 循環(huán)碼編譯碼器設(shè)計(jì)………………………………………………………………… 305
11.3.1 實(shí)驗(yàn)?zāi)康呐c實(shí)驗(yàn)要求……………………………………………………………… 305
11.3.2 (7,3)循環(huán)碼……………………………………………………………………… 305
11.3.3 (7,3)循環(huán)碼的編碼器……………………………………………………………… 307
11.3.4 (7,3)循環(huán)碼的譯碼器……………………………………………………………… 311
習(xí) 題……………………………………………………………………………………… 320
附 錄………………………………………………………………………………………… 324
參考文獻(xiàn)………………………………………………………………………………………… 327
書單推薦
