第1章 緒論
1．1 數(shù)字信號(hào)
1．2 數(shù)制及其轉(zhuǎn)換
1．3 二-十進(jìn)制代碼（BCD代碼）
1．4 算術(shù)運(yùn)算與邏輯運(yùn)算
1．5 數(shù)字電路
1．6 本課程的任務(wù)與性質(zhì)
習(xí)題

第2章 邏輯函數(shù)及其簡(jiǎn)化
2．1 邏輯代數(shù)
2．1．1 基本邏輯
2．1．2 基本邏輯運(yùn)算
2．1．3 真值表與邏輯函數(shù)
2．1．4 邏輯函數(shù)相等
2．1．5 三個(gè)規(guī)則
2．1．6 常用公式
2．1．7 邏輯函數(shù)的標(biāo)準(zhǔn)形式
2．2 邏輯函數(shù)的簡(jiǎn)化
2．2．1 公式法（代數(shù)法）
2．2．2 圖解法（卡諾圖法）
習(xí)題

第3章 集成邏輯門(mén)
3．1 晶體管的開(kāi)關(guān)特性
3．1．1 晶體二極管開(kāi)關(guān)特性
3．1．2 晶體三極管開(kāi)關(guān)特性
3．2 TTL集成邏輯門(mén)
3．2．1 晶體管-晶體管邏輯門(mén)電路（TTL）
3．2．2 TTL與非門(mén)的主要外部特性
3．2．3 TTL或非門(mén)、異或門(mén)、OC門(mén)、三態(tài)輸出門(mén)等
3．2．4 其他系列TTL門(mén)電路
3．3 MOS邏輯門(mén)
3．3．1 MOS晶體管
3．3．2 MOS反相器和門(mén)電路
3．4 CMOS電路
3．4．1 CMOS反相器工作原理
3．4．2 CMOS反相器的主要特性
3．4．3 CMOS傳輸門(mén)
3．4．4 CMOS邏輯門(mén)電路
3．4．5 BiCMOS門(mén)電路
3．4．6 CMOS電路的正確使用方法
習(xí)題

第4章 組合邏輯電路
4．1 組合邏輯電路分析
4．1．1 全加器
4．1．2 編碼器
4．1．3 譯碼器
4．1．4 數(shù)值比較器
4．1．5 數(shù)據(jù)選擇器
4．2 組合邏輯電路設(shè)計(jì)
4．2．1 采用小規(guī)模集成器件的組合邏輯電路設(shè)計(jì)
4．2．2 采用中規(guī)模集成器件實(shí)現(xiàn)組合邏輯函數(shù)
4．3 組合邏輯電路的冒險(xiǎn)現(xiàn)象
4．3．1 靜態(tài)邏輯冒險(xiǎn)
4．3．2 如何判斷是否存在邏輯冒險(xiǎn)
4．3．3 如何避免邏輯冒險(xiǎn)
習(xí)題

第5章 集成觸發(fā)器
5．1 基本觸發(fā)器
5．1．1 基本觸發(fā)器電路組成和工作原理
5．1．2 基本觸發(fā)器功能的描述
5．2 鐘控觸發(fā)器
5．2．1 鐘控R-S觸發(fā)器
5．2．2 鐘控D觸發(fā)器
5．2．3 鐘控J-K觸發(fā)器
5．2．4 鐘控T觸發(fā)器
5．2．5 電位觸發(fā)方式的工作特性
5．3 主從觸發(fā)器
5．3．1 主從觸發(fā)器基本原理
5．3．2 主從J-K觸發(fā)器主觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象
5．3．3 主從J-K觸發(fā)器集成單元
5．3．4 集成主從，一K觸發(fā)器的脈沖工作特性
5．4 邊沿觸發(fā)器
5．4．1 維持-阻塞觸發(fā)器
5．4．2 下降沿觸發(fā)的邊沿觸發(fā)器
5．4．3 CMOS傳輸門(mén)構(gòu)成的邊沿觸發(fā)器
習(xí)題

第6章 時(shí)序邏輯電路
6．1 時(shí)序邏輯電路概述
6．2 時(shí)序邏輯電路分析
6．2．1 時(shí)序邏輯電路的分析步驟
6．2．2 寄存器、移位寄存器
6．2．3 同步計(jì)數(shù)器
6．2．4 異步計(jì)數(shù)器
6．3 時(shí)序邏輯電路設(shè)計(jì)
6．3．1 同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟
6．3．2 采用小規(guī)模集成器件設(shè)計(jì)同步計(jì)數(shù)器
6．3．3 采用小規(guī)模集成器件設(shè)計(jì)異步計(jì)數(shù)器
6．3．4 采用中規(guī)模集成器件實(shí)現(xiàn)任意模值計(jì)數(shù)（分頻）器
6．4 序列信號(hào)發(fā)生器
6．4．1 設(shè)計(jì)給定序列信號(hào)的產(chǎn)生電路
6．4．2 根據(jù)序列循環(huán)長(zhǎng)度M的要求設(shè)計(jì)發(fā)生器電路
習(xí)題

第7章 半導(dǎo)體存儲(chǔ)器
7．1 概述
7．1．1 半導(dǎo)體存儲(chǔ)器的特點(diǎn)與應(yīng)用
7．1．2 半導(dǎo)體存儲(chǔ)器的分類(lèi)
7．1．3 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)
7．2 順序存取存儲(chǔ)器（SAM）
7．2．1 動(dòng)態(tài)CMOS反相器
7．2．2 動(dòng)態(tài)CMOS移存單元
7．2．3 動(dòng)態(tài)移存器和順序存取存儲(chǔ)器（SAM）
7．3 隨機(jī)存取存儲(chǔ)器（RAM）
7．3．1 RAM的結(jié)構(gòu)
7．3．2 RAM存儲(chǔ)單元
7．3．3 RAM集成片HM6264簡(jiǎn)介
7．3．4 RAM存儲(chǔ)容量的擴(kuò)展
7．4 只讀存儲(chǔ)器（ROM）
7．4．1 固定ROM
7．4．2 可編程ROM
7．4．3 利用ROM實(shí)現(xiàn)組合邏輯函數(shù)
習(xí)題

第8章 可編程邏輯器件
8．1 可編程邏輯器件基本結(jié)構(gòu)
8．1．1 “與-或”陣列結(jié)構(gòu)
8．1．2 查找表結(jié)構(gòu)
8．1．3 可編程邏輯器件編程技術(shù)
8．2 簡(jiǎn)單可編程邏輯器件（SPLD）
8．2．1 PAL器件的基本結(jié)構(gòu)
8．2．2 GAL器件的基本結(jié)構(gòu)
8．2．3 典型GAL器件
8．3 復(fù)雜可編程邏輯器件（CPLD）
8．4 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）器件
8．5 可編程邏輯器件的開(kāi)發(fā)
8．5．1 PLD設(shè)計(jì)流程
8．5．2 PLD編程與配置
習(xí)題

第9章 脈沖單元電路
9．1 脈沖信號(hào)與電路
9．1．1 脈沖信號(hào)
9．1．2 脈沖電路
9．2 集成門(mén)構(gòu)成的脈沖單元電路
9．2．1 施密特觸發(fā)器
9．2．2 單穩(wěn)態(tài)觸發(fā)器
9．2．3 多諧振蕩器
9．3 555定時(shí)器及其應(yīng)用
9．3．1 555定時(shí)器的電路結(jié)構(gòu)
9．3．2 用555定時(shí)器構(gòu)成施密特觸發(fā)器
9．3．3 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
9．3．4 用555定時(shí)器構(gòu)成多諧振蕩器
習(xí)題

第10章 模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器
10．1 數(shù)模轉(zhuǎn)換器（DAC）
10．1．1 數(shù)模轉(zhuǎn)換原理和一般組成
10．1．2 權(quán)電阻網(wǎng)絡(luò)DAC
10．1．3 R-2R倒T形電阻網(wǎng)絡(luò)DAC
10．1．4 單值電流型網(wǎng)絡(luò)DAC
10．1．5 集成DAC及其應(yīng)用舉例
10．1．6 DAC：的轉(zhuǎn)換精度與轉(zhuǎn)換速度
10．2 模數(shù)轉(zhuǎn)換器（ADC）
10．2．1 模數(shù)轉(zhuǎn)換基本原理
10．2．2 并聯(lián)比較型ADC
10．2．3 逐次逼近型ADC
10．2．4 雙積分型ADC
10．3 集成ADC及其應(yīng)用舉例
10．3．1 雙積分型集成ADC
10．3．2 逐次逼近型集成ADC
10．3．3 ADC的轉(zhuǎn)換精度和轉(zhuǎn)換速度
習(xí)題

附錄一 半導(dǎo)體集成電路型號(hào)命名方法
附錄二 集成電路主要性能參數(shù)
附錄三 二進(jìn)制邏輯單元圖形符號(hào)說(shuō)明
漢英名詞術(shù)語(yǔ)對(duì)照
主要參考文獻(xiàn)