第1章 邏輯代數(shù)基礎
1.1 邏輯變量及其基本運算
1.2 邏輯函數(shù)及其標準形式
1.2.1 邏輯函數(shù)的定義
1.2.2 邏輯函數(shù)的表示法
1.2.3 邏輯函數(shù)的標準形式
1.2.4 邏輯函數(shù)三種表示法的關系
1.2.5 邏輯函數(shù)的“相等”概念
1.3 邏輯代數(shù)的主要定理及常用公式
1.3.1 邏輯代數(shù)的主要定理
1.3.2 邏輯代數(shù)的常用公式
*1.3.3 定理及常用公式的應用舉例
1.4 邏輯函數(shù)的化簡
1.4.1 邏輯函數(shù)最簡式的定義
1.4.2 代數(shù)化簡法
1.4.3 卡諾圖化簡法
*1.4.4 列表化簡法（Quine-McCluskey法）
練習1

第2章 組合線路的分析
2.1 邏輯門電路的外特性
2.1.1 簡單邏輯門電路
2.1.2 復合邏輯門電路
2.1.3 門電路的主要外特性參數(shù)
2.2 正邏輯與負邏輯
2.2.1 正、負邏輯的基本概念
*2.2.2 正、負邏輯的變換定理
2.3 組合線路分析方法概述
2.4 全加器
2.5 譯碼器
2.6 數(shù)據(jù)多路選擇器
2.7 奇偶校驗器
*2.8 組合線路的冒險現(xiàn)象
2.8.1 組合險象的定義
2.8.2 組合險象的分類
2.8.3 組合險象的消除方法
練習2

第3章 組合線路的設計
3.1 組合線路的設計方法概述
3.2 邏輯問題的描述
3.3 邏輯函數(shù)的變換
3.3.1 邏輯函數(shù)的“與非”門實現(xiàn)
3.3.2 邏輯函數(shù)的“與或非”門實現(xiàn)
*3.3.3 邏輯函數(shù)的“或非”門實現(xiàn)
3.4 組合線路設計中的特殊問題
3.4.1 可利用任意項的線路設計
*3.4.2 無反變量輸入的線路設計
*3.4.3 多輸出函數(shù)的線路設計
*3.5 考慮級數(shù)的線路設計
3.5.1 加法器的進位鏈
3.5.2 多級譯碼器
3.6 組合線路設計舉例
3.6.1 全加器的設計
*3.6.2 8421碼加法器設計
3.6.3 八段譯碼器的設計
3.7 應用MSI功能塊的組合線路設計
3.7.1 用數(shù)據(jù)多路選擇器功能塊實現(xiàn)組合邏輯
3.7.2 用譯碼器功能塊實現(xiàn)組合邏輯
練習3

第4章 時序線路的分析
4.1 時序線路概述
4.2 觸發(fā)器的外特性
4.2.1 觸發(fā)器的邏輯符號及外特性
*4.2.2 各類觸發(fā)器的相互演變
4.3 時序線路的分析方法
4.3.1 同步時序線路的分析舉例
*4.3.2 異步時序線路的分析舉例
4.4 計算機中常用的時序線路
*4.4.1 寄存器
4.4.2 計數(shù)器
4.4.3 節(jié)拍發(fā)生器
練習4

第5章 時序線路的設計
第6章 可編程邏輯器件
第7章 數(shù)字邏輯實驗指南
第8章 練習題解
主要參考資料