本書(shū)從集成電路測(cè)試出發(fā)，全面、系統(tǒng)地介紹了硬件安全與可信領(lǐng)域的相關(guān)知識(shí)。從結(jié)構(gòu)上看，本書(shū)由18章構(gòu)成，每章針對(duì)一個(gè)具體的研究領(lǐng)域進(jìn)行介紹；從內(nèi)容上看，涵蓋了數(shù)字水印、邊信道攻防、物理不可克隆函數(shù)、硬件木馬、加密算法和可信設(shè)計(jì)技術(shù)等眾多熱門(mén)的研究方向；從研究對(duì)象上看，覆蓋了FPGA、RFID、IP核和存儲(chǔ)器等多種器件。每章末都提供了大量參考文獻(xiàn)，可為讀者進(jìn)一步了解該領(lǐng)域提供幫助。

Mohammad Tehranipoor IEEE高級(jí)會(huì)員，IEEE硬件安全與可信會(huì)議（HOST）創(chuàng)始人�，F(xiàn)為美國(guó)佛羅里達(dá)大學(xué)電子與計(jì)算機(jī)工程教授，安全與可靠系統(tǒng)實(shí)驗(yàn)室主任。獲得2012年IEEE計(jì)算機(jī)領(lǐng)域杰出貢獻(xiàn)者稱(chēng)號(hào)，及Intel授予的Charles E. Young優(yōu)秀科學(xué)家稱(chēng)號(hào)。Tehranipoor教授長(zhǎng)期從事硬件安全與可信、IC檢測(cè)與預(yù)防和可靠可測(cè)VLSI設(shè)計(jì)等領(lǐng)域的研究，擔(dān)任IEEE Design and Test of Computers， Journal of Low Power Electronics 和ACM Transactions for Design Automation of Electronic Systems 等雜志的副主編。在該領(lǐng)域，Tehranipoor教授已經(jīng)發(fā)表論文300余篇，受邀參加相關(guān)會(huì)議150余次，獲得12次最佳論文提名獎(jiǎng)，出版圖書(shū)17本。
Mohammad Tehranipoor IEEE高級(jí)會(huì)員，IEEE硬件安全與可信會(huì)議（HOST）創(chuàng)始人。現(xiàn)為美國(guó)佛羅里達(dá)大學(xué)電子與計(jì)算機(jī)工程教授，安全與可靠系統(tǒng)實(shí)驗(yàn)室主任。獲得2012年IEEE計(jì)算機(jī)領(lǐng)域杰出貢獻(xiàn)者稱(chēng)號(hào)，及Intel授予的Charles E. Young優(yōu)秀科學(xué)家稱(chēng)號(hào)。Tehranipoor教授長(zhǎng)期從事硬件安全與可信、IC檢測(cè)與預(yù)防和可靠可測(cè)VLSI設(shè)計(jì)等領(lǐng)域的研究，擔(dān)任IEEE Design and Test of Computers， Journal of Low Power Electronics 和ACM Transactions for Design Automation of Electronic Systems 等雜志的副主編。在該領(lǐng)域，Tehranipoor教授已經(jīng)發(fā)表論文300余篇，受邀參加相關(guān)會(huì)議150余次，獲得12次最佳論文提名獎(jiǎng)，出版圖書(shū)17本。

目錄 第1章超大規(guī)模集成電路測(cè)試背景 1.1引言 1.2測(cè)試成本和產(chǎn)品質(zhì)量 1.2.1測(cè)試成本 1.2.2缺陷、成品率和缺陷等級(jí) 1.3測(cè)試生成 1.3.1結(jié)構(gòu)測(cè)試與功能測(cè)試的對(duì)比 1.3.2故障模型 1.3.3可測(cè)性：可控性和可觀察性 1.3.4自動(dòng)測(cè)試模式生成（ATPG） 1.4結(jié)構(gòu)化的可測(cè)性設(shè)計(jì)技術(shù)概述 1.4.1可測(cè)性設(shè)計(jì) 1.4.2掃描設(shè)計(jì)：掃描單元、掃描鏈及掃描測(cè)試壓縮 1.4.3部分掃描設(shè)計(jì) 1.4.4邊界掃描 1.4.5BIST法 1.5全速延遲測(cè)試 1.5.1為什么采用全速延遲測(cè)試 1.5.2全速測(cè)試基礎(chǔ)：發(fā)射捕獲和發(fā)射偏移 1.5.3全速延遲測(cè)試的挑戰(zhàn) 參考文獻(xiàn) 第2章哈希函數(shù)的硬件實(shí)現(xiàn) 2.1加密哈希函數(shù)概述 2.1.1構(gòu)建哈希函數(shù) 2.1.2哈希函數(shù)的應(yīng)用 2.2哈希函數(shù)的硬件實(shí)現(xiàn) 2.2.1MD5 2.2.2SHA��2 2.2.3面積優(yōu)化 2.3SHA��3的候選對(duì)象 2.3.1Keccak算法 2.3.2BLAKE算法 2.3.3Gr�hstl算法 2.3.4Skein算法 2.3.5JH算法 2.3.6算法性能 參考文獻(xiàn) 第3章RSA算法的實(shí)現(xiàn)與安全性 3.1引言 3.2算法的描述與分析 3.3硬件實(shí)現(xiàn)簡(jiǎn)介 3.4安全性分析 3.5結(jié)論 參考文獻(xiàn) 第4章基于物理上不可克隆和無(wú)序的安全性 4.1引言 4.2獨(dú)特對(duì)象 4.2.1獨(dú)特對(duì)象的歷史和實(shí)例 4.2.2獨(dú)特對(duì)象的協(xié)議及應(yīng)用 4.2.3安全性 4.3弱物理不可克隆函數(shù) 4.3.1歷史與實(shí)現(xiàn)的實(shí)例 4.3.2協(xié)議、應(yīng)用與安全 4.4強(qiáng)物理不可克隆函數(shù) 4.4.1強(qiáng)PUF的歷史及舉例 4.4.2協(xié)議、應(yīng)用及安全 4.5受控的PUF 4.5.1受控的PUF特性 4.5.2歷史和實(shí)現(xiàn) 4.5.3協(xié)議、應(yīng)用與安全 4.6新興的PUF 4.6.1保密模型PUF 4.6.2定時(shí)認(rèn)證 4.6.3具有公共模型的PUF 4.6.4量子讀取的PUF 4.6.5具有超高信息量的PUF 4.7未來(lái)的研究課題 4.7.1公共PUF的公開(kāi)性問(wèn)題 4.7.2高效的硬件實(shí)現(xiàn)：開(kāi)銷(xiāo)與安全 4.7.3錯(cuò)誤校正與可實(shí)現(xiàn)性 4.7.4IC計(jì)量及偽造檢測(cè) 4.7.5攻擊和漏洞分析 4.7.6形式化驗(yàn)證與安全性證明 4.7.7新的協(xié)議及應(yīng)用 4.8結(jié)論 參考文獻(xiàn) 第5章硬件計(jì)量綜述 5.1引言 5.2分類(lèi)與模型 5.3被動(dòng)式芯片計(jì)量 5.3.1非功能識(shí)別的被動(dòng)計(jì)量 5.3.2被動(dòng)式功能性計(jì)量 5.4主動(dòng)式芯片計(jì)量 5.4.1內(nèi)部的主動(dòng)式芯片計(jì)量 5.4.2外部的主動(dòng)式芯片計(jì)量 5.5結(jié)論 參考文獻(xiàn) 第6章利用數(shù)字水印保護(hù)硬件IP 6.1引言 6.1.1設(shè)計(jì)復(fù)用和IP設(shè)計(jì) 6.1.2什么是IP設(shè)計(jì) 6.1.3為什么要保護(hù)IP設(shè)計(jì) 6.1.4哪些行為可以保護(hù)IP安全 6.2利用基于約束的水印技術(shù)保護(hù)IP設(shè)計(jì) 6.2.1例子：最簡(jiǎn)布爾表達(dá)式的水印 6.2.2基于約束的水印的背景與要求 6.3帶無(wú)關(guān)項(xiàng)的水印 6.4通過(guò)復(fù)制模塊向HDL源碼添加水印 6.4.1例子：4比特模式檢測(cè)器 6.4.2狀態(tài)轉(zhuǎn)換圖的Verilog實(shí)現(xiàn) 6.4.3通過(guò)復(fù)制模塊向Verilog代碼添加水印 6.4.4通過(guò)模塊分割嵌入水印 6.4.5水印技術(shù)的性能評(píng)估 6.5結(jié)論 參考文獻(xiàn) 第7章物理攻擊與防篡改 7.1攻擊場(chǎng)景 7.2防篡改等級(jí) 7.3攻擊類(lèi)別 7.3.1非入侵式攻擊 7.3.2入侵式攻擊 7.3.3半入侵式攻擊 7.4用非入侵式攻擊威脅安全性 7.4.1邊信道攻擊 7.5入侵式攻擊對(duì)安全的威脅 7.5.1剝層分析 7.5.2逆向工程 7.5.3微探針 7.6半入侵式攻擊對(duì)安全的威脅 7.6.1紫外線攻擊 7.6.2先進(jìn)的成像技術(shù) 7.6.3光故障注入 7.6.4光學(xué)邊信道分析 7.6.5基于光學(xué)增強(qiáng)的定位功率分析 7.7物理攻擊對(duì)策 7.8結(jié)論 參考文獻(xiàn) 第8章邊信道攻擊與對(duì)策 8.1引言 8.2邊信道 8.2.1功耗 8.2.2電磁 8.2.3光學(xué) 8.2.4時(shí)序及延遲 8.2.5聲學(xué) 8.3利用邊信道信息的攻擊 8.4對(duì)策 8.4.1隱藏 8.4.2掩碼/盲化 8.4.3模塊劃分 8.4.4物理安全與防篡改 8.5結(jié)論 參考文獻(xiàn) 第9章FPGA中的可信設(shè)計(jì) 9.1引言 9.2FPGA的綜合流程及其脆弱性 9.2.1脆弱性 9.3基于FPGA的應(yīng)用密碼學(xué) 9.3.1脆弱性 9.4FPGA硬件安全基礎(chǔ) 9.4.1物理不可克隆函數(shù) 9.4.2真隨機(jī)數(shù)發(fā)生器 9.5頂級(jí)的FPGA安全性挑戰(zhàn) 9.5.1算法密碼安全 9.5.2基于硬件的密碼學(xué)：原語(yǔ)和協(xié)議 9.5.3集成電路與工具的數(shù)字權(quán)限管理 9.5.4可信工具 9.5.5可信IP 9.5.6抵御逆向工程 9.5.7木馬檢測(cè)與診斷 9.5.8零知識(shí)和不經(jīng)意傳輸 9.5.9自我可信的綜合 9.5.10新的FPGA架構(gòu)和技術(shù) 9.5.11基于硬件安全的FPGA工具 9.5.12邊信道 9.5.13理論基礎(chǔ) 9.5.14物理和社會(huì)的安全應(yīng)用 9.5.15恢復(fù)技術(shù)和長(zhǎng)壽使能技術(shù) 9.5.16可執(zhí)行的摘要 9.6總結(jié) 參考文獻(xiàn) 第10章嵌入式系統(tǒng)的安全性 10.1引言 10.1.1安全計(jì)算模型及風(fēng)險(xiǎn)模型 10.1.2程序數(shù)據(jù)屬性的保護(hù) 10.1.3嵌入式系統(tǒng)安全處理的軟硬件方法 10.2針對(duì)高效動(dòng)態(tài)信息流跟蹤的安全頁(yè)面分配 10.2.1相關(guān)工作 10.2.2我們的PIFT方法 10.2.3安全分析和攻擊檢測(cè) 10.2.4實(shí)驗(yàn)結(jié)果 10.2.5總結(jié) 10.3利用預(yù)測(cè)架構(gòu)驗(yàn)證運(yùn)行的程序 10.3.1預(yù)備知識(shí) 10.3.2控制流傳輸和執(zhí)行路徑驗(yàn)證的推測(cè)架構(gòu) 10.3.3實(shí)驗(yàn)結(jié)果與安全性分析 10.3.4總結(jié) 參考文獻(xiàn) 第11章嵌入式微控制器的邊信道攻擊和對(duì)策 11.1引言 11.2嵌入式微控制器的邊信道泄漏 11.3對(duì)微控制器的邊信道攻擊 11.3.1邊信道分析 11.3.2PowerPC實(shí)現(xiàn)高級(jí)加密標(biāo)準(zhǔn)（AES） 11.3.3邊信道分析：功率模型的選擇 11.3.4邊信道分析：實(shí)用的假設(shè)檢驗(yàn) 11.3.5邊信道分析：攻擊結(jié)果 11.4微控制器的邊信道對(duì)策 11.4.1隱藏對(duì)策的電路級(jí)實(shí)現(xiàn) 11.4.2VSC：將DRP移植到軟件中 11.4.3VSC的實(shí)現(xiàn) 11.4.4將AES映射到VSC上 11.4.5實(shí)驗(yàn)結(jié)果 11.5總結(jié) 參考文獻(xiàn) 第12章射頻識(shí)別（RFID）標(biāo)簽的安全性 12.1引言 12.1.1RFID的歷史 12.1.2物聯(lián)網(wǎng) 12.1.3RFID的應(yīng)用 12.1.4射頻識(shí)別參考模型 12.1.5射頻識(shí)別標(biāo)簽的種類(lèi) 12.1.6射頻識(shí)別對(duì)社會(huì)和個(gè)人的影響 12.2對(duì)無(wú)源射頻識(shí)別標(biāo)簽安全的攻擊 12.2.1偽裝攻擊 12.2.2信息泄漏攻擊 12.2.3拒絕服務(wù)攻擊 12.2.4物理操作攻擊 12.3射頻識(shí)別標(biāo)簽的保護(hù)機(jī)制 12.3.1偽裝攻擊 12.3.2信息泄漏攻擊 12.3.3拒絕服務(wù)攻擊 12.3.4物理操作攻擊 12.4用于防偽的RFID標(biāo)簽指紋 12.4.1指紋電子設(shè)備的背景 12.4.2標(biāo)簽的最小功率響應(yīng) 12.4.3標(biāo)簽頻率響應(yīng)和瞬態(tài)響應(yīng) 12.4.4標(biāo)簽時(shí)間響應(yīng) 參考文獻(xiàn) 第13章內(nèi)存完整性保護(hù) 13.1引言 13.1.1問(wèn)題的定義 13.2簡(jiǎn)單的解決方案：采用消息驗(yàn)證碼 13.2.1程序代碼的完整性 13.3瓶頸與限制 13.3.1回放攻擊 13.3.2可信根 13.4模塊構(gòu)建 13.4.1Merkle樹(shù) 13.4.2哈希函數(shù) 13.4.3Merkle樹(shù)以外的方案 13.5已有的方案 13.5.1基于GCM的驗(yàn)證方案 13.5.2自適應(yīng)樹(shù)對(duì)數(shù)方案 13.5.3基于UMAC的Merkle樹(shù)方案 13.6內(nèi)存完整性保護(hù)的推廣 參考文獻(xiàn) 第14章硬件木馬分類(lèi) 14.1引言 14.2硬件木馬 14.3木馬分類(lèi) 14.3.1按插入階段分類(lèi) 14.3.2按抽象的層次分類(lèi) 14.3.3按激活機(jī)制分類(lèi) 14.3.4按影響分類(lèi) 14.3.5按位置分類(lèi) 14.4硬件木馬案例 14.4.1基于邊信道的惡意片外泄漏木馬（MOLES） 14.4.2通過(guò)RS��232泄漏密鑰的木馬 14.4.3綜合工具木馬 14.4.4通過(guò)溫度邊信道泄漏密鑰的木馬 14.4.5拒絕服務(wù)（DoS）木馬 14.4.6通過(guò)VGA顯示器泄漏信息的木馬 14.5總結(jié) 參考文獻(xiàn) 第15章硬件木馬檢測(cè) 15.1引言 15.2芯片的硬件木馬檢測(cè) 15.2.1木馬檢測(cè)方法的分類(lèi) 15.2.2木馬檢測(cè)所面臨的挑戰(zhàn) 15.2.3測(cè)試和驗(yàn)證方法 15.2.4實(shí)時(shí)監(jiān)測(cè)法 15.2.5木馬檢測(cè)方法的比較 15.3IP硬核的可信度驗(yàn)證 15.4總結(jié) 參考文獻(xiàn) 第16章硬件可信度設(shè)計(jì) 16.1概述 16.2基于延遲的方案 16.2.1影子寄存器 16.2.2環(huán)形振蕩器 16.3罕見(jiàn)事件的刪除 16.4木馬測(cè)試設(shè)計(jì) 16.4.1步驟Ⅰ：代碼評(píng)估 16.4.2步驟Ⅱ：敏感路徑的選擇 16.4.3步驟Ⅲ：插入探測(cè)點(diǎn) 16.5帶校驗(yàn)的硬件 16.6總結(jié) 參考文獻(xiàn) 第17章安全和測(cè)試 17.1引言 17.1.1測(cè)試接口的發(fā)展 17.1.2示例：測(cè)試一個(gè)2比特狀態(tài)機(jī) 17.1.3故障測(cè)試與木馬檢測(cè)的比較 17.1.4VLSI測(cè)試：目標(biāo)和指標(biāo) 17.1.5可測(cè)性和安全性之間的沖突 17.2基于掃描的測(cè)試 17.2.1基于掃描的攻擊 17.2.2掃描攻擊的對(duì)策 17.3BIST 17.4JTAG 17.4.1JTAG劫持 17.4.2JTAG防御 17.5片上系統(tǒng)測(cè)試結(jié)構(gòu) 17.5.1劫持SoC測(cè)試 17.5.2SoC測(cè)試的保護(hù)措施 17.6測(cè)試安全的新興領(lǐng)域 17.6.1汽車(chē)的OBD�睮I 17.6.2醫(yī)療植入設(shè)備的接口安全 17.7總結(jié)和展望 參考文獻(xiàn) 第18章保護(hù)IP核免受掃描邊信道攻擊 18.1引言 18.1.1前期的工作 18.2掃描攻擊的分類(lèi) 18.2.1基于掃描的可觀測(cè)性攻擊 18.2.2基于掃描的可控性/可觀測(cè)性攻擊 18.3低成本安全掃描 18.3.1LCSS測(cè)試流程 18.4自動(dòng)的LCSS插入流程 18.4.1低成本安全掃描插入流程 18.5分析及結(jié)論 18.5.1開(kāi)銷(xiāo) 18.5.2對(duì)安全性和可測(cè)試性的影響 18.6總結(jié) 參考文獻(xiàn)