嵌入式系統(tǒng)芯片設(shè)計—— 基于CKCPU
定 價:72 元
- 作者:張培勇
- 出版時間:2019/3/1
- ISBN:9787121349294
- 出 版 社:電子工業(yè)出版社
- 中圖法分類:TN430.2
- 頁碼:408
- 紙張:
- 版次:01
- 開本:16開
本書介紹基于中天微國產(chǎn)集成電路 AMBA/AXI 總線嵌入式 CPU 片上系統(tǒng)(System on Chip,SoC)硬件電路設(shè)計,通過一系列相關(guān)實驗構(gòu)建完整的 SoC 硬件電路。主要內(nèi)容包括:CK-CPU 簡介、SoC 芯片設(shè)計入門、AXI 總線協(xié)議、AXI master 模塊設(shè)計、并行接口 LCD 和攝像頭控制模塊設(shè)計、AXI IIC 設(shè)計、SPI 模塊設(shè)計、AHB 總線 CK803、MIPI 全高清攝像 SoC 設(shè)計、運動控制與中斷、MP3 播放器設(shè)計、MJPEG 視頻播放器設(shè)計等。本書提供免費配套電子課件,并通過書中二維碼提供免費微課視頻。
張培勇,男,浙江大學副教授,十余年來從事高校集成電路相關(guān)課程的教學、教研和科研工作,經(jīng)驗豐富。曾就職于中天微從事國產(chǎn)集成電路、國產(chǎn)CPU設(shè)計研發(fā)工作。
目 錄
1 CK-CPU簡介 1
1.1 CK-CPU特性 1
1.2 CK803 體系結(jié)構(gòu)簡介 3
1.3 CK807 體系結(jié)構(gòu)簡介 3
1.4 實驗環(huán)境 5
2 SoC 芯片設(shè)計入門 6
2.2 CK-CPU SoC 軟件設(shè)計環(huán)境 10
2.3 CKCPU 的 Hello World 實驗 11
3 AXI總線協(xié)議 19
3.1 AXI總線協(xié)議介紹 19
3.2 AXI Lite 接口模塊設(shè)計 27
3.3 AXI Lite 接口 UART 設(shè)計 30
3.4 UART 驅(qū)動軟件 65
4 AXI master 模塊設(shè)計 72
4.1 AXI 突發(fā)傳輸模式 72
4.2 HDMI 控制器硬件設(shè)計 74
4.3 HDMI 初始化電路設(shè)計 78
4.4 HDMI 輸出電路設(shè)計 81
4.5 AXI LITE 接口 HDMI 控制器 88
4.6 AXI FULL 接口 HDMI 控制器 95
4.7 HDMI TMDS 編碼與串行輸出
電路設(shè)計 104
5 并行接口 LCD 和攝像頭控制模塊設(shè)計 125
5.1 并行 LCD 接口 125
5.2 并行 LCD 控制器設(shè)計 128
5.3 并行接口攝像頭控制器設(shè)計 135
6 AXI IIC 設(shè)計 147
6.1 IIC 總線協(xié)議 147
6.2 IIC 總線溫度傳感器 152
6.3 溫度傳感器 SoC 設(shè)計 156
6.4 AXI 接口 IIC 控制模塊設(shè)計 164
7 SPI模塊設(shè)計 203
7.1 SPI總線協(xié)議 203
7.2 SPI總線加速度傳感器 206
7.3 加速度傳感器SoC設(shè)計 208
7.4 AXI接口SPI控制模塊設(shè)計 212
7.5 SPI LCD控制模塊設(shè)計 229
8 AHB總線CK803 237
8.1 AHB總線協(xié)議 237
7.2 CK803 SoC 241
7.3 AHB to AXI Bridge 242
7.4 AHB to AXI Bridge模塊驗證 245
9 MIPI全高清攝像SoC設(shè)計 249
9.1 MIPI總線協(xié)議 249
9.2 攝像頭控制 250
9.3 MIPI串行信號接收 252
9.4 MIPI信號解碼 255
9.5 RAW8格式轉(zhuǎn)RGB 259
9.6 RGB轉(zhuǎn)YUV 260
9.7 AXI接口MIPI控制器 265
10 運動控制與中斷 276
10.1 兩輪平衡車原理 276
10.2 SoC硬件設(shè)計 277
10.3 驅(qū)動軟件設(shè)計 281
10.4 中斷 282
11 MP3播放器設(shè)計 290
11.1 SD卡讀寫 290
11.2 SD卡控制器設(shè)計 291
11.3 MP3軟件解碼 331
11.4 PWM音頻播放 332
12 MJPEG視頻播放器設(shè)計 338
12.1 JPEG編碼原理 338
12.2 JPEG文件格式 354
12.3 HLS設(shè)計IDCT電路 361
12.4 HLS設(shè)計JPEG解碼電路 377
12.5 MJPEG SoC設(shè)計 397