緒論 1
第1章 數制與碼制 3
1.1 進位計數制 3
1.1.1 十進制數的表示 3
1.1.2 二進制數的表示 4
1.1.3 八進制數和十六制數的表示 4
1.1.4 二進制數的算術運算 5
1.2 數制轉換 6
1.2.1 二進制數和十進制數之間的轉換 6
1.2.2 八進制數、十六進制數與
二進制數的轉換 8
1.3 帶符號數的代碼表示 8
1.3.1 真值與機器數 8
1.3.2 原碼 8
1.3.3 反碼 9
1.3.4 補碼 10
1.3.5 機器數的運算 10
1.4 數碼和字符的代碼表示 13
1.4.1 十進制數的二進制編碼 13
1.4.2 可靠性編碼 14
1.4.3 字符代碼 16
習題 16
第2章 邏輯函數及其化簡 18
2.1 邏輯代數 18
2.1.1 邏輯變量與邏輯函數 18
2.1.2 基本邏輯運算 18
2.1.3 復合邏輯運算 21
2.1.4 邏輯函數與真值表 23
2.1.5 邏輯函數的相等 25
2.2 邏輯代數的定律及規(guī)則 25
2.2.1 邏輯代數的基本定律 25
2.2.2 邏輯代數的三個規(guī)則 27
2.2.3 邏輯代數的常用公式 28
2.3 邏輯函數的化簡 28
2.3.1 邏輯函數的標準形式 28
2.3.2 邏輯函數的代數化簡法 34
2.3.3 卡諾圖化簡法 36
習題 43
第3章 邏輯門電路 45
3.1 概述 45
3.2 門電路邏輯符號及其外部特性 45
3.2.1 簡單邏輯門電路 45
3.2.2 復合邏輯門電路 47
3.2.3 正負邏輯問題 49
3.3 典型邏輯門電路及其主要技術參數 51
3.3.1 二極管門電路 53
3.3.2 三極管邏輯非門 55
3.3.3 TTL集成邏輯門 57
3.3.4 三態(tài)輸出門（TS門） 66
3.3.5 MOS邏輯門 68
習題 76
第4章 組合邏輯電路 83
4.1 概述 83
4.1.1 什么是組合邏輯電路 83
4.1.2 組合邏輯電路邏輯功能的描述 83
4.2 組合邏輯電路的分析方法 83
4.2.1 組合邏輯電路的一般分析方法 84
4.2.2 組合邏輯電路分析舉例 84
4.3 常用組合邏輯電路 85
4.3.1 加法器 85
4.3.2 編碼器 87
4.3.3 譯碼器 91
4.3.4 數據選擇器 99
4.3.5 數值比較器 101
4.4 組合邏輯電路的設計 105
4.4.1 采用小規(guī)模集成器件設計組合邏輯電路 105
4.4.2 采用中規(guī)模集成器件實現組合邏輯電路 114
4.5 組合邏輯電路的競爭—冒險 119
4.5.1 競爭—冒險的成因 119
4.5.2 判斷是否存在冒險的方法 120
4.5.3 消除冒險的措施 121
習題 122
第5章 觸發(fā)器 126
5.1 概述 126
5.2 RS觸發(fā)器 126
5.2.1 基本RS觸發(fā)器 126
5.2.2 鐘控RS觸發(fā)器 129
5.2.3 主從RS觸發(fā)器 130
5.2.4 集成RS觸發(fā)器 132
5.2.5 基本RS觸發(fā)器的簡單應用 132
5.3 JK觸發(fā)器 134
5.3.1 鐘控JK觸發(fā)器的電路結構與工作原理 134
5.3.2 主從JK觸發(fā)器 136
5.3.3 主從JK觸發(fā)器的一次翻轉現象 137
5.3.4 邊沿JK觸發(fā)器 138
5.4 D觸發(fā)器 140
5.4.1 D觸發(fā)器的電路結構與工作原理 140
5.4.2 邊沿D觸發(fā)器 141
5.5 T觸發(fā)器 143
5.6 各類觸發(fā)器的轉換 144
5.6.1 JK觸發(fā)器轉換為其他觸發(fā)器 144
5.6.2 D觸發(fā)器轉換為其他觸發(fā)器 145
習題 146
第6章 時序邏輯電路 150
6.1 概述 150
6.2 同步時序邏輯電路分析 151
6.2.1 同步時序邏輯電路的分析方法 151
6.2.2 同步時序邏輯電路的分析舉例 151
6.3 常用同步時序邏輯電路 156
6.3.1 寄存器 156
6.3.2 計數器 160
6.4 同步時序邏輯電路的設計 169
6.4.1 設計方法 169
6.4.2 設計舉例 172
6.5 中規(guī)模同步時序邏輯電路的分析和設計 180
6.5.1 中規(guī)模同步時序邏輯電路的分析 180
6.5.2 中規(guī)模同步時序邏輯電路的設計 186
6.6 異步時序邏輯電路 188
6.6.1 脈沖異步時序邏輯電路 188
6.6.2 電平異步時序邏輯電路分析 193
習題 195
第7章 脈沖波形的產生與整形 199
7.1 概述 199
7.1.1 脈沖信號的特點 199
7.1.2 脈沖產生與整形電路的基本分析方法 199
7.2 單穩(wěn)態(tài)觸發(fā)器 200
7.2.1 用門電路構成的單穩(wěn)態(tài)觸發(fā)器 200
7.2.2 集成單穩(wěn)態(tài)觸發(fā)器 202
7.2.3 應用舉例 204
7.3 多諧振蕩器 205
7.3.1 用門電路構成的多諧振蕩器 205
7.3.2 石英晶體多諧振蕩器 206
7.3.3 應用舉例 207
7.4 施密特觸發(fā)器 207
7.4.1 用門電路構成的施密特觸發(fā)器 208
7.4.2 集成施密特觸發(fā)器 209
7.4.3 應用舉例 210
7.5 555定時器及其應用 211
7.5.1 555定時器的內部電路結構與工作原理 211
7.5.2 555定時器構成單穩(wěn)態(tài)觸發(fā)器 213
7.5.3 555定時器構成施密特觸發(fā)器 214
7.5.4 555定時器構成多諧振蕩器 216
習題 219
第8章 半導體存儲器 221
8.1 概述 221
8.1.1 半導體存儲器的特點與技術指標 221
8.1.2 半導體存儲器的分類 222
8.2 只讀存儲器（ROM） 223
8.2.1 ROM芯片基本結構和工作原理 223
8.2.2 各類ROM的存儲單元結構及編程原理 224
8.3 隨機存取存儲器（RAM） 228
8.3.1 RAM的基本結構和工作原理 228
8.3.2 RAM的存儲單元 229
8.3.3 RAM存儲容量的擴展 230
習題 232
第9章 基于可編程邏輯器件的現代數字系統設計 233
9.1 概述 233
9.1.1 傳統數字電路設計方法存在的問題 233
9.1.2 基于PLD的現代數字系統設計流程 234
9.1.3 傳統與現代數字系統設計方法比較 234
9.2 可編程邏輯器件 235
9.2.1 PLD電路簡介 235
9.2.2 通用陣列邏輯（GAL） 237
9.2.3 復雜可編程邏輯器件CPLD 240
9.2.4 現場可編程門陣列（FPGA） 241
9.2.5 PLD的編程與配置 243
9.3 Quartus Prime使用方法 245
9.3.1 Quartus Prime簡介 245
9.3.2 原理圖輸入設計 246
9.3.3 HDL輸入設計 260
9.3.4 原理圖與HDL混合輸入設計 261
9.4 數字電路的VHDL設計 262
9.4.1 VHDL概述 262
9.4.2 組合邏輯電路的VHDL設計 267
9.4.3 時序邏輯電路的VHDL設計 273
9.4.4 存儲器的VHDL設計 280
習題 283
第10章 D/A和A/D轉換器及應用 284
10.1 概述 284
10.2 D/A轉換器 284
10.2.1 權電阻網絡D/A轉換器 284
10.2.2 倒T型電阻網絡D/A轉換器 286
10.2.3 D/A轉換器的主要性能參數 287
10.2.4 常用D/A轉換器件及應用 289
10.3 A/D轉換器 293
10.3.1 A/D轉換原理 293
10.3.2 并聯比較型A/D轉換器 295
10.3.3 反饋比較型A/D轉換器 296
10.3.4 雙積分型A/D轉換器 297
10.3.5 A/D轉換器的主要性能參數 299
10.3.6 常用A/D轉換器件及應用 299
習題 301
第11章 數字系統綜合設計 303
11.1 8位十進制頻率計設計 303
11.1.1 測頻原理 303
11.1.2 時序控制電路設計 304
11.1.3 8位十進制加法計數器設計 305
11.1.4 8位數碼管顯示驅動電路設計 306
11.1.5 整體電路設計與測試 308
11.2 簡易正弦信號發(fā)生器設計 309
11.2.1 設計原理 309
11.2.2 定制ROM及其初始化 310
11.2.3 地址發(fā)生器設計 314
11.2.4 整體電路設計與測試 315
11.3 電壓表的設計——A/D轉換器的應用 315
11.3.1 數字電壓表的基本組成 315
11.3.2 數字電壓表的主要技術指標 316
11.3.3 設計方案比較 316
11.3.4 液晶顯示數字電壓表的電路設計 318
11.4 射頻監(jiān)視切換器設計 320
11.4.1 射頻監(jiān)視切換器的設計要求 320
11.4.2 設計方案比較 320
11.4.3 單元電路設計 321
11.4.4 總體電路設計 324
習題 325
參考文獻 327