<abbr id="pu261"></abbr>
<abbr id="pu261"></abbr>
|
關(guān)于我們
 書(shū)單推薦 新書(shū)推薦 |
數(shù)字電路與邏輯設(shè)計(jì) 
定 價(jià)：48 元
9 7 6 8 5 7 6 5 9 6 4 0 6 
本書(shū)是基于OBE教育理念，按照電子信息類(lèi)專(zhuān)業(yè)培養(yǎng)目標(biāo)，采用反向設(shè)計(jì)的方法而編寫(xiě)的。本書(shū)詳細(xì)介紹了數(shù)字邏輯電路的基礎(chǔ)理論和分析、設(shè)計(jì)方法，并把數(shù)字電路的VHDL語(yǔ)言描述結(jié)合其中，詳細(xì)介紹了數(shù)字電路系統(tǒng)的設(shè)計(jì)與仿真方法。此外，書(shū)中提供了大量采用Proteus和Quartus軟件進(jìn)行設(shè)計(jì)的實(shí)驗(yàn)項(xiàng)目和課程設(shè)計(jì)項(xiàng)目，以提高學(xué)生的應(yīng)用能力。
本書(shū)可以作為高等學(xué)校電子信息類(lèi)專(zhuān)業(yè)教材，也可以供數(shù)字電路設(shè)計(jì)人員參考。
在長(zhǎng)期的教學(xué)過(guò)程中，經(jīng)常聽(tīng)到同學(xué)們反映數(shù)字電路比模擬電路好學(xué)。如果僅僅是認(rèn)識(shí)門(mén)電路、觸發(fā)器、少量中規(guī)模芯片的功能，搭接簡(jiǎn)單的數(shù)字電路，如在面包板上實(shí)現(xiàn)數(shù)字鐘，等等，得出這個(gè)結(jié)論未嘗不可。學(xué)習(xí)數(shù)字電路至少有兩個(gè)目的，一是為后續(xù)的微機(jī)原理課程打下基礎(chǔ)，便于我們理解CPU、存儲(chǔ)器、接口電路的結(jié)構(gòu)及工作原理，在此基礎(chǔ)上才能編寫(xiě)程序，讓微機(jī)按照我們的意圖工作；二是直接利用數(shù)字電路知識(shí)進(jìn)行數(shù)字電路系統(tǒng)的設(shè)計(jì)。數(shù)字電路不能完全由小、中規(guī)模芯片組成，這樣結(jié)構(gòu)過(guò)于龐雜。所以，在學(xué)習(xí)數(shù)字電路的同時(shí)應(yīng)同時(shí)學(xué)習(xí)VHDL（Veryhighspeed integrated circuit Hardware Description Language，超高速集成電路硬件描述語(yǔ)言）或Verilog的電路描述方法，利用可編程邏輯芯片來(lái)設(shè)計(jì)數(shù)字電路。本書(shū)把傳統(tǒng)的數(shù)字電路和基于VHDL語(yǔ)言的電路描述設(shè)計(jì)有機(jī)融合，在編寫(xiě)方式上力圖改變實(shí)踐教學(xué)為理論教學(xué)服務(wù)或忽視實(shí)踐教學(xué)的做法，根據(jù)人才培養(yǎng)目標(biāo)，設(shè)計(jì)實(shí)踐教學(xué)的最終目的、具體內(nèi)容、實(shí)施過(guò)程，將傳統(tǒng)以理論教學(xué)為主轉(zhuǎn)變?yōu)槔碚撆c實(shí)驗(yàn)相結(jié)合的教學(xué)方法，著重培養(yǎng)學(xué)生的數(shù)字邏輯電路設(shè)計(jì)能力。使用本書(shū)前應(yīng)具備“C語(yǔ)言程序設(shè)計(jì)”“電路原理”“模擬電路”等課程的基礎(chǔ)知識(shí)。本書(shū)選擇VHDL語(yǔ)言進(jìn)行電路描述，但不涉及太多的語(yǔ)法，只需掌握IF、CASE語(yǔ)句即可。本書(shū)建議理論學(xué)時(shí)60、實(shí)驗(yàn)學(xué)時(shí)30、課程設(shè)計(jì)1周， 具體教學(xué)安排如下：
第1章 數(shù)制與編碼（6學(xué)時(shí)）：先介紹二、十進(jìn)制數(shù)及其之間的進(jìn)制轉(zhuǎn)換；再介紹幾種二-十進(jìn)制編碼，以及利用二-十進(jìn)制編碼進(jìn)行加法運(yùn)算、運(yùn)算和的調(diào)整方法；然后介紹格雷碼；最后以?xún)蓚�(gè)2421BCD碼加法電路設(shè)計(jì)為例，進(jìn)行基于VHDL電路描述的設(shè)計(jì)介紹，將會(huì)用到QUARTUSⅡ設(shè)計(jì)軟件，軟件使用方法在第7章的7.3節(jié)進(jìn)行詳細(xì)介紹；通過(guò)軟件仿真，初步認(rèn)識(shí)電路設(shè)計(jì)中出現(xiàn)的“競(jìng)爭(zhēng)與冒險(xiǎn)”現(xiàn)象。
第2章 邏輯代數(shù)基礎(chǔ)（8學(xué)時(shí)）： 介紹了邏輯代數(shù)基礎(chǔ)、數(shù)字邏輯電路的設(shè)計(jì)方法，并鞏固了數(shù)字邏輯電路的設(shè)計(jì)方法。其中會(huì)用到Proteus電路設(shè)計(jì)仿真軟件，該軟件的使用方法將在第7.1節(jié)進(jìn)行詳細(xì)介紹。第1、2章均介紹了兩個(gè)2421BCD碼加法電路設(shè)計(jì)，分別給出了兩種數(shù)字電路設(shè)計(jì)方法。
第3章 集成邏輯門(mén)電路（6學(xué)時(shí)）：介紹CMOS集成門(mén)電路，使學(xué)生理解諸如邏輯代數(shù)“與”運(yùn)算和電路中邏輯與門(mén)的“與”運(yùn)算之間的區(qū)別，從而為學(xué)習(xí)后續(xù)章節(jié)的數(shù)字邏輯電路設(shè)計(jì)打下基礎(chǔ)。通過(guò)第2、3章的學(xué)習(xí)，使學(xué)生理解電路設(shè)計(jì)中為什么會(huì)出現(xiàn)“競(jìng)爭(zhēng)與冒險(xiǎn)”現(xiàn)象，掌握靜態(tài)冒險(xiǎn)的檢查與消除。
第4章 中規(guī)模組合電路及VHDL描述設(shè)計(jì)（10學(xué)時(shí)）：介紹常用的中規(guī)模組合電路芯片及其應(yīng)用設(shè)計(jì)，以及相應(yīng)的VHDL描述設(shè)計(jì)；通過(guò)中規(guī)模電路及門(mén)電路設(shè)計(jì)、VHDL描述設(shè)計(jì)，實(shí)現(xiàn)5421碼數(shù)據(jù)的加法運(yùn)算，包括編碼輸入和譯碼輸出。通過(guò)第1～4章的學(xué)習(xí)，初步掌握傳統(tǒng)的數(shù)字電路設(shè)計(jì)、基于VHDL語(yǔ)言的電路描述設(shè)計(jì)方法。
第5章 集成觸發(fā)器（8學(xué)時(shí)）：介紹有記憶功能的電路（觸發(fā)器）的組成及工作原理；通過(guò)7路搶答器的設(shè)計(jì)，理解為什么電路中需要記憶單元，以及如何設(shè)計(jì)記憶單元。
第6章 時(shí)序邏輯電路的分析、設(shè)計(jì)和描述（22學(xué)時(shí)）：通過(guò)大量舉例，介紹時(shí)序邏輯電路的分析、設(shè)計(jì)和描述； 利用74LS192、74LS153、門(mén)電路、觸發(fā)器來(lái)設(shè)計(jì)萬(wàn)年歷，介紹傳統(tǒng)數(shù)字電路的設(shè)計(jì)方法；通過(guò)紅外傳輸系統(tǒng)的設(shè)計(jì)與仿真，介紹基于VHDL語(yǔ)言的電路設(shè)計(jì)方法。上述兩個(gè)數(shù)字電路設(shè)計(jì)將會(huì)應(yīng)用第7章的多數(shù)實(shí)驗(yàn)內(nèi)容，建議理論課與實(shí)驗(yàn)課同步進(jìn)行，并適當(dāng)增加、修改一些功能要求，或改變?cè)O(shè)計(jì)方法。這兩個(gè)電路也適合用于課程設(shè)計(jì)。此章是本書(shū)份量最重的一章。
第7章 實(shí)驗(yàn)與課程設(shè)計(jì)：介紹了數(shù)字電路設(shè)計(jì)中需要用到的軟件的使用方法，詳細(xì)介紹了實(shí)驗(yàn)項(xiàng)目、課程設(shè)計(jì)項(xiàng)目。
本書(shū)適合進(jìn)行線(xiàn)上線(xiàn)下混合式教學(xué)，同時(shí)提供教學(xué)課件，配套的課程網(wǎng)站有：超星爾雅：https://mooc1-1.chaoxing.com/course/template60/92757197.html；中國(guó)大學(xué)MOOC：http://www.icourse163.org/learn/preview/JMU-1205706806?tid=1205992221#/learn/content. 本書(shū)第1～6章由方怡冰編著，第7章由鄭新旺編著。書(shū)中的例子都是經(jīng)過(guò)多年的教學(xué)實(shí)踐、提煉后精心選擇的，均通過(guò)仿真、下載、實(shí)際電路調(diào)試。
本書(shū)將傳統(tǒng)數(shù)字電路與VHDL電路描述設(shè)計(jì)有機(jī)融合，從數(shù)字電路的角度學(xué)習(xí)VHDL描述設(shè)計(jì)，并不強(qiáng)調(diào)VHDL語(yǔ)法學(xué)習(xí)，不增加數(shù)字電路理論課時(shí)，只適當(dāng)增加實(shí)驗(yàn)課時(shí)，就可以利用課程設(shè)計(jì)驗(yàn)證學(xué)習(xí)效果。學(xué)生們掌握了VHDL描述設(shè)計(jì)方法后，也有助于學(xué)習(xí)Verilog描述設(shè)計(jì)方法。
方怡冰
第1章 數(shù)制與編碼 1
1.1 進(jìn)位計(jì)數(shù)制 2
1.1.1 基數(shù)和權(quán) 2
1.1.2 2n進(jìn)制數(shù)之間的轉(zhuǎn)換 2
1.1.3 十進(jìn)制數(shù)和二進(jìn)制數(shù)的轉(zhuǎn)換 3
1.2 二-十進(jìn)制編碼 4
1.2.1 幾種二-十進(jìn)制編碼 4
1.2.2 二-十進(jìn)制編碼的加法 6
1.2.3 加法電路的VHDL描述 8
1.3 格雷碼 12
習(xí)題 15
第2章 邏輯代數(shù)基礎(chǔ) 16
2.1 基本概念 16
2.1.1 邏輯變量和邏輯函數(shù) 16
2.1.2 基本邏輯運(yùn)算 16
2.1.3 導(dǎo)出邏輯運(yùn)算 18
2.1.4 邏輯函數(shù)的表示方法 20
2.2 邏輯代數(shù)的定理和規(guī)則 23
2.2.1 邏輯代數(shù)的基本定律 23
2.2.2 常用公式 23
2.2.3 展開(kāi)定理 24
2.2.4 邏輯代數(shù)的三個(gè)規(guī)則 25
2.3 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 25
2.3.1 標(biāo)準(zhǔn)與或式 26
2.3.2 標(biāo)準(zhǔn)或與式 27
2.3.3 不完全確定的邏輯函數(shù) 28
2.4 數(shù)字邏輯電路設(shè)計(jì)方法 30
2.4.1 邏輯電路的設(shè)計(jì) 30
2.4.2 兩個(gè)2421BCD碼相加和的調(diào)整電路設(shè)計(jì) 31
習(xí)題 35
第3章 集成邏輯門(mén)電路 39
3.1 MOS晶體管 39
3.1.1 MOS晶體管的分類(lèi) 39
3.1.2 MOS管的三個(gè)工作區(qū) 40
3.1.3 MOS管的開(kāi)關(guān)時(shí)間 40
3.2 CMOS反相器 41
3.2.1 CMOS反相器的結(jié)構(gòu)和工作原理 41
3.2.2 CMOS反相器的電壓傳輸特性 42
3.2.3 CMOS反相器功耗 44
3.2.4 CMOS反相器的開(kāi)關(guān)時(shí)間 44
3.3 CMOS其他邏輯門(mén)電路 45
3.3.1 CMOS與非門(mén) 45
3.3.2 CMOS或非門(mén) 46
3.3.3 門(mén)的輸入端數(shù)的擴(kuò)展 47
3.3.4 緩沖門(mén)、與門(mén)及或門(mén) 47
3.3.5 CMOS與或非門(mén)和異或門(mén) 48
3.4 CMOS集成電路的輸出結(jié)構(gòu) 49
3.4.1 推挽輸出 49
3.4.2 三態(tài)輸出 49
3.4.3 漏極開(kāi)路輸出 50
3.5 CMOS電路使用中應(yīng)該注意的問(wèn)題 51
3.6 TTL邏輯門(mén)電路簡(jiǎn)介 53
3.7 組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn) 54
3.7.1 冒險(xiǎn)的分類(lèi) 55
3.7.2 冒險(xiǎn)的檢查及消除 56
習(xí)題 58
第4章 中規(guī)模組合電路及VHDL描述設(shè)計(jì) 61
4.1 常見(jiàn)組合電路結(jié)構(gòu) 61
4.2 編碼器 62
4.2.1 普通編碼器的VHDL描述 62
4.2.2 2421碼編碼器的VHDL描述 65
4.2.3 優(yōu)先編碼器74HC148 66
4.2.4 優(yōu)先權(quán)編碼器的VHDL描述 68
4.3 譯碼器 69
4.3.1 普通譯碼器的VHDL描述 69
4.3.2 2421碼譯碼器的VHDL描述 70
4.3.3 中規(guī)模譯碼器74HC139、74HC138、74HC154 71
4.3.4 用VHDL描述中規(guī)模譯碼器74HC138
74
4.3.5 顯示譯碼器74LS47、74LS48 75
4.3.6 用VHDL描述顯示譯碼器 77
4.4 加法器 78
4.4.1 中規(guī)模全加器74LS83、74HC283
78
4.4.2 利用中規(guī)模全加器做全減器 79
4.4.3 利用VHDL描述加/減法器 81
4.4.4 中規(guī)模電路設(shè)計(jì) 83
4.5 數(shù)據(jù)選擇器 85
4.5.1 用VHDL描述數(shù)據(jù)選擇器 86
4.5.2 利用中規(guī)模數(shù)據(jù)選擇器設(shè)計(jì)電路 87
4.6 數(shù)值比較器 92
4.7 綜合設(shè)計(jì) 94
4.7.1 用中規(guī)模電路及門(mén)電路設(shè)計(jì) 96
4.7.2 用VHDL設(shè)計(jì) 97
4.7.3 利用4位V5421FULL加法電路擴(kuò)展設(shè)計(jì)8位加法電路 108
習(xí)題 109
第5章 集成觸發(fā)器 115
5.1 觸發(fā)器的基本特性及其記憶作用 116
5.2 電位型觸發(fā)器 117
5.2.1 基本RS觸發(fā)器 117
5.2.2 帶使能端的RS觸發(fā)器 123
5.2.3 D觸發(fā)器 123
5.2.4 鎖存器 124
5.3 時(shí)鐘控制的集成觸發(fā)器 125
5.3.1 主從觸發(fā)器 125
5.3.2 T觸發(fā)器 129
5.3.3 邊沿觸發(fā)器 129
5.4 集成觸發(fā)器的時(shí)間參數(shù) 133
5.4.1 建立時(shí)間和保持時(shí)間 133
5.4.2 時(shí)鐘信號(hào)的時(shí)間參數(shù) 134
習(xí)題 134
第6章 時(shí)序邏輯電路的分析、設(shè)計(jì)和描述 139
6.1 時(shí)序電路基礎(chǔ) 139
6.1.1 同步時(shí)序電路的分類(lèi)和描述 139
6.1.2 常用時(shí)序電路 140
6.2 小規(guī)模計(jì)數(shù)器的分析、設(shè)計(jì)及VHDL描述 142
6.2.1 小規(guī)模計(jì)數(shù)器的分析 142
6.2.2 小規(guī)模計(jì)數(shù)器的設(shè)計(jì) 146
6.3 小規(guī)模一般時(shí)序電路的設(shè)計(jì)及VHDL描述 152
6.3.1 投幣機(jī)的設(shè)計(jì)舉例 152
6.3.2 空調(diào)溫度調(diào)節(jié)電路設(shè)計(jì)舉例 158
6.4 中規(guī)模集成計(jì)數(shù)器及應(yīng)用設(shè)計(jì) 162
6.4.1 可預(yù)置十進(jìn)制可逆計(jì)數(shù)器74LS192 163
6.4.2 利用74LS192設(shè)計(jì)萬(wàn)年歷 167
6.4.3 四位二進(jìn)制加1計(jì)數(shù)器74LS169 172
6.5 小規(guī)模移位寄存器及VHDL描述 176
6.5.1 移位寄存器的構(gòu)成 176
6.5.2 環(huán)形、扭環(huán)形計(jì)數(shù)器 178
6.5.3 序列信號(hào)發(fā)生器 181
6.6 中規(guī)模移位寄存器及應(yīng)用設(shè)計(jì) 190
6.6.1 通用移位寄存器74LS194及序列信號(hào)發(fā)生器設(shè)計(jì) 191
6.6.2 JK輸入的移位寄存器74LS195及M序列的縮短設(shè)計(jì) 192
6.6.3 8位移位寄存器74LS164及串—并轉(zhuǎn)換電路設(shè)計(jì) 193
6.6.4 8位移位寄存器74LS166及并—串轉(zhuǎn)換電路設(shè)計(jì) 197
6.6.5 8位并—串—并轉(zhuǎn)換電路設(shè)計(jì) 199
6.6.6 利用中規(guī)模芯片設(shè)計(jì)序列信號(hào)發(fā)生器電路 200
6.7 序列信號(hào)的產(chǎn)生與接收檢測(cè)電路的設(shè)計(jì) 203
6.7.1 序列信號(hào)發(fā)生器電路的VHDL描述 203
6.7.2 序列信號(hào)接收檢測(cè)電路設(shè)計(jì) 204
6.7.3 組成完整的序列信號(hào)產(chǎn)生和接收檢測(cè)電路 208
6.8 紅外傳輸系統(tǒng)的設(shè)計(jì)與仿真 209
6.8.1 空調(diào)機(jī)溫度信號(hào)、基帶信號(hào)產(chǎn)生及調(diào)制信號(hào)產(chǎn)生電路 211
6.8.2 空調(diào)機(jī)溫度調(diào)節(jié)總電路及接收解碼 214
6.8.3 仿真結(jié)果分析 216
習(xí)題 218
第7章 實(shí)驗(yàn)與課程設(shè)計(jì) 226
7.1 Proteus快速入門(mén) 226
7.2 FPGA開(kāi)發(fā)板簡(jiǎn)介 230
7.3 基于FPGA開(kāi)發(fā)板的Quartus使用教程 239
7.4 實(shí)驗(yàn)項(xiàng)目 256
7.4.1 組合邏輯電路實(shí)驗(yàn)(一) 256
7.4.2 組合邏輯電路實(shí)驗(yàn)(二) 258
7.4.3 組合邏輯電路實(shí)驗(yàn)(三) 260
7.4.4 組合邏輯電路實(shí)驗(yàn)(四) 263
7.4.5 組合邏輯電路實(shí)驗(yàn)(五) 265
7.4.6 組合邏輯電路實(shí)驗(yàn)(六) 267
7.4.7 組合邏輯電路實(shí)驗(yàn)(七) 271
7.4.8 時(shí)序邏輯電路實(shí)驗(yàn)(一) 274
7.4.9 時(shí)序邏輯電路實(shí)驗(yàn)(二) 276
7.4.10 時(shí)序邏輯電路實(shí)驗(yàn)(三) 277
7.4.11 時(shí)序邏輯電路實(shí)驗(yàn)(四) 280
7.4.12 時(shí)序邏輯電路實(shí)驗(yàn)(五) 282
7.4.13 時(shí)序邏輯電路實(shí)驗(yàn)(六) 286
7.5 系統(tǒng)綜合設(shè)計(jì)項(xiàng)目 289
7.5.1 數(shù)字萬(wàn)年歷 289
7.5.2 基于紅外通信的空調(diào)溫度控制器 297
7.5.3 交通信號(hào)燈控制器 301
7.5.4 紅外遙控?cái)?shù)字密碼鎖 302
參考文獻(xiàn) 304
你還可能感興趣
我要評(píng)論
|
