本書圍繞VHDL和VerilogHDL兩種硬件描述語言，系統(tǒng)介紹了相關(guān)的語法、技巧和計算機(jī)輔助設(shè)計軟件，給出大量實例的綜合、仿真結(jié)果和設(shè)計工程。本書主要內(nèi)容包括：VHDL的基礎(chǔ)知識和語法、VerilogHDL的基礎(chǔ)知識和語法、在RTL層次上利用這兩種硬件描述語言進(jìn)行實際建模的方法和技巧、實際設(shè)計中常見模塊的實例設(shè)計等。