本書根據(jù)EDA課程教學(xué)要求，以提高數(shù)字設(shè)計能力為目標(biāo)，系統(tǒng)闡述FPGA設(shè)計開發(fā)的相關(guān)知識，主要內(nèi)容包括EDA技術(shù)概述、FPGA/CPLD器件結(jié)構(gòu)、Verilog硬件描述語言及設(shè)計案例等。全書以Vivado、ModelSim軟件為工具，以Verilog-1995和Verilog-2001標(biāo)準(zhǔn)為依據(jù)，以可綜合的設(shè)計為重點(diǎn)，以EGO1“口袋實(shí)驗板”作為目標(biāo)板，通過諸多精選設(shè)計案例，系統(tǒng)闡述數(shù)字系統(tǒng)設(shè)計方法與設(shè)計思想，由淺入深地介紹Verilog工程開發(fā)的手段與技能。
本書可作為電子、通信、微電子、信息、電路與系統(tǒng)、通信與信息系統(tǒng)及測控技術(shù)與儀器等專業(yè)本科生和研究生的教學(xué)用書，也可供從事電路設(shè)計和系統(tǒng)開發(fā)的工程技術(shù)人員閱讀參考。