關(guān)于我們
書單推薦
新書推薦
|
基于SiP技術(shù)的微系統(tǒng) 讀者對象:本書適合SiP設(shè)計用戶、先進封裝設(shè)計用戶,所有對SiP技術(shù)和先進封裝技術(shù)感興趣的設(shè)計者和課題領(lǐng)導者,以及尋求系統(tǒng)小型化、低功耗、高性能解決方案的科技工作者。
本書采用原創(chuàng)概念、熱點技術(shù)和實際案例相結(jié)合的方式,講述了SiP技術(shù)從構(gòu)思到實現(xiàn)的整個流程。全書分為三部分:概念和技術(shù)、設(shè)計和仿真、項目和案例,共30章。第1部分基于SiP及先進封裝技術(shù)的發(fā)展,以及作者多年積累的經(jīng)驗,提出了功能密度定律、Si3P和4D集成等原創(chuàng)概念,介紹了SiP和先進封裝的最新技術(shù),共5章。第2部分依據(jù)最新EDA軟件平臺,闡述了SiP和HDAP的設(shè)計仿真驗證方法,涵蓋了Wire Bonding、Cavity、Chip Stack、2.5D TSV、3D TSV、RDL、Fan-In、Fan-Out、Flip Chip、分立式埋入、平面埋入、RF、Rigid-Flex、4D SiP設(shè)計、多版圖項目及多人協(xié)同設(shè)計等熱點技術(shù),以及SiP 和HDAP的各種仿真、電氣驗證和物理驗證,共16章。第3部分介紹了不同類型SiP實際項目的設(shè)計仿真和實現(xiàn)方法,共9章。
李揚(Suny Li),SiP技術(shù)專家,畢業(yè)于北京航空航天大學,獲航空宇航科學與技術(shù)專業(yè)學士及碩士學位。擁有20年工作經(jīng)驗,曾參與指導各類SiP項目40多項。2012年出版技術(shù)專著《SiP系統(tǒng)級封裝設(shè)計與仿真》(電子工業(yè)出版社),2017年出版英文技術(shù)專著SiP System-in-Package design and simulation(WILEY)。IEEE高級會員,中國電子學會高級會員,中國圖學學會高級會員,已獲得10余項國家專利,發(fā)表10余篇論文。曾在中國科學院國家空間中心、SIEMENS(西門子)中國有限公司工作。曾經(jīng)參與中國載人航天工程“神舟飛船”和中歐合作的“雙星計劃”等項目的研究工作。目前在奧肯思(北京)科技有限公司(AcconSys)工作,擔任技術(shù)專家,主要負責SiP及微系統(tǒng)產(chǎn)品的研發(fā)工作,以及SiP和IC封裝設(shè)計軟件的技術(shù)支持和項目指導工作。
目 錄
第1部分 概念和技術(shù) 第1章 從摩爾定律到功能密度定律 3 1.1 摩爾定律 3 1.2 摩爾定律面臨的兩個問題 4 1.2.1 微觀尺度的縮小 4 1.2.2 宏觀資源的消耗 6 1.3 功能密度定律 10 1.3.1 功能密度定律的描述 10 1.3.2 電子系統(tǒng)6級分類法 11 1.3.3 摩爾定律和功能密度定律的比較 13 1.3.4 功能密度定律的應(yīng)用 14 1.3.5 功能密度定律的擴展 17 1.4 廣義功能密度定律 17 1.4.1 系統(tǒng)空間定義 18 1.4.2 地球空間和人類宇宙空間 18 1.4.3 廣義功能密度定律 20 第2章 從SiP到Si3P 21 2.1 概念深入:從SiP到Si3P 21 2.2 Si3P之integration 23 2.2.1 IC層面集成 23 2.2.2 PCB層面集成 26 2.2.3 封裝層面集成 28 2.2.4 集成(Integration)小結(jié) 30 2.3 Si3P之interconnection 31 2.3.1 電磁互聯(lián) 31 2.3.2 熱互聯(lián) 36 2.3.3 力互聯(lián) 37 2.3.4 互聯(lián)(interconnection)小結(jié) 39 2.4 Si3P之intelligence 39 2.4.1 系統(tǒng)功能定義 40 2.4.2 產(chǎn)品應(yīng)用場景 41 2.4.3 測試和調(diào)試 41 2.4.4 軟件和算法 42 2.4.5 智能(intelligence)小結(jié) 44 2.5 Si3P總結(jié) 44 2.5.1 歷史回顧 44 2.5.2 聯(lián)想比喻 45 2.5.3 前景預測 46 第3章 SiP技術(shù)與微系統(tǒng) 47 3.1 SiP技術(shù) 47 3.1.1 SiP技術(shù)的定義 47 3.1.2 SiP及其相關(guān)技術(shù) 48 3.1.3 SiP還是SOP 50 3.1.4 SiP技術(shù)的應(yīng)用領(lǐng)域 51 3.1.5 SiP工藝和材料的選擇 55 3.2 微系統(tǒng) 57 3.2.1 自然系統(tǒng)和人造系統(tǒng) 57 3.2.2 系統(tǒng)的定義和特征 58 3.2.3 微系統(tǒng)的新定義 59 第4章 從2D到4D集成技術(shù) 61 4.1 集成技術(shù)的發(fā)展 61 4.1.1 集成的尺度 61 4.1.2 一步集成和兩步集成 62 4.1.3 封裝內(nèi)集成的分類命名 63 4.2 2D集成技術(shù) 64 4.2.1 2D集成的定義 64 4.2.2 2D集成的應(yīng)用 64 4.3 2D+集成技術(shù) 65 4.3.1 2D+集成的定義 65 4.3.2 2D+集成的應(yīng)用 66 4.4 2.5D集成技術(shù) 67 4.4.1 2.5D集成的定義 67 4.4.2 2.5D集成的應(yīng)用 67 4.5 3D集成技術(shù) 68 4.5.1 3D集成的定義 68 4.5.2 3D集成的應(yīng)用 69 4.6 4D集成技術(shù) 70 4.6.1 4D集成的定義 70 4.6.2 4D集成的應(yīng)用 71 4.6.3 4D集成的意義 73 4.7 腔體集成技術(shù) 73 4.7.1 腔體集成的定義 73 4.7.2 腔體集成的應(yīng)用 74 4.8 平面集成技術(shù) 76 4.8.1 平面集成技術(shù)的定義 76 4.8.2 平面集成技術(shù)的應(yīng)用 76 4.9 集成技術(shù)總結(jié) 78 第5章 SiP與先進封裝技術(shù) 80 5.1 SiP基板與封裝 80 5.1.1 有機基板 80 5.1.2 陶瓷基板 82 5.1.3 硅基板 85 5.2 與先進封裝相關(guān)的技術(shù) 85 5.2.1 TSV技術(shù) 86 5.2.2 RDL技術(shù) 87 5.2.3 IPD技術(shù) 88 5.2.4 Chiplet技術(shù) 89 5.3 先進封裝技術(shù) 92 5.3.1 基于XY平面延伸的先進封裝技術(shù) 93 5.3.2 基于Z軸延伸的先進封裝技術(shù) 96 5.3.3 先進封裝技術(shù)總結(jié) 103 5.3.4 先進封裝的四要素:RDL、TSV、Bump和Wafer 104 5.4 先進封裝的特點和SiP設(shè)計需求 105 5.4.1 先進封裝的特點 105 5.4.2 先進封裝與SiP的關(guān)系 106 5.4.3 先進封裝和SiP設(shè)計需求 107 第1部分參考資料及說明 108 第2部分 設(shè)計和仿真 第6章 SiP設(shè)計仿真驗證平臺 111 6.1 SiP設(shè)計技術(shù)的發(fā)展 111 6.2 SiP設(shè)計的兩套流程 112 6.3 通用SiP設(shè)計流程 112 6.3.1 原理圖設(shè)計輸入 112 6.3.2 多版圖協(xié)同設(shè)計 112 6.3.3 SiP版圖設(shè)計9大功能 113 6.4 基于先進封裝HDAP的SiP設(shè)計流程 118 6.4.1 設(shè)計整合及網(wǎng)絡(luò)優(yōu)化工具XSI 119 6.4.2 先進封裝版圖設(shè)計工具XPD 120 6.5 設(shè)計師如何選擇設(shè)計流程 121 6.6 SiP仿真驗證流程 122 6.6.1 電磁仿真 122 6.6.2 熱學仿真 124 6.6.3 力學仿真 125 6.6.4 設(shè)計驗證 125 6.7 SiP設(shè)計仿真驗證平臺的先進性 127 第7章 中心庫的建立和管理 129 7.1 中心庫的結(jié)構(gòu) 129 7.2 Dashboard介紹 130 7.3 原理圖符號(Symbol)庫的建立 131 7.4 版圖單元(Cell)庫的建立 136 7.4.1 裸芯片Cell庫的建立 136 7.4.2 SiP封裝Cell庫的建立 141 7.5 Part庫的建立和應(yīng)用 145 7.5.1 映射Part庫 145 7.5.2 通過Part創(chuàng)建Cell庫 147 7.6 中心庫的維護和管理 148 7.6.1 中心庫常用設(shè)置項 149 7.6.2 中心庫數(shù)據(jù)導入導出 149 第8章 SiP原理圖設(shè)計輸入 152 8.1 網(wǎng)表輸入 152 8.2 原理圖設(shè)計輸入 154 8.2.1 原理圖工具介紹 154 8.2.2 創(chuàng)建原理圖項目 162 8.2.3 原理圖基本操作 163 8.2.4 原理圖設(shè)計檢查 167 8.2.5 設(shè)計打包Package 169 8.2.6 輸出元器件列表Partlist 172 8.2.7 原理圖中文菜單和中文輸入 173 8.3 基于DataBook的原理圖輸入 175 8.3.1 DataBook介紹 175 8.3.2 DataBook使用方法 176 8.3.3 元器件屬性的校驗和更新 178 8.4 文件輸入/輸出 179 8.4.1 通用輸入/輸出 179 8.4.2 輸出到仿真工具 181 第9章 版圖的創(chuàng)建與設(shè)置 183 9.1 創(chuàng)建版圖模板 183 9.1.1 版圖模板定義 183 9.1.2 創(chuàng)建SiP版圖模板 184 9.2 創(chuàng)建版圖項目 194 9.2.1 創(chuàng)建新的SiP項目 194 9.2.2 進入版圖設(shè)計環(huán)境 195 9.3 版圖相關(guān)設(shè)置與操作 196 9.3.1 版圖License控制介紹 196 9.3.2 鼠標操作方法 197 9.3.3 四種常用操作模式 199 9.3.4 顯示控制(Display Control) 202 9.3.5 編輯控制(Editor Control) 207 9.3.6 智能光標提示 213 9.4 版圖布局 213 9.4.1 元器件布局 213 9.4.2 查看原理圖 217 9.5 封裝引腳定義優(yōu)化 218 9.6 版圖中文輸入 218 第10章 約束規(guī)則管理 221 10.1 約束管理器(Constraint Manager) 221 10.2 方案(Scheme) 222 10.2.1 創(chuàng)建方案 223 10.2.2 在版圖設(shè)計中應(yīng)用Scheme 223 10.3 網(wǎng)絡(luò)類規(guī)則(Net Class) 224 10.3.1 創(chuàng)建網(wǎng)絡(luò)類并指定網(wǎng)絡(luò)到網(wǎng)絡(luò)類 224 10.3.2 定義網(wǎng)絡(luò)類規(guī)則 225 10.4 間距規(guī)則(Clearance) 226 10.4.1 間距規(guī)則的創(chuàng)建與設(shè)置 226 10.4.2 通用間距規(guī)則 227 10.4.3 網(wǎng)絡(luò)類到網(wǎng)絡(luò)類間距規(guī)則 228 10.5 約束類(Constraint Class) 229 10.5.1 新建約束類并指定網(wǎng)絡(luò)到約束類 229 10.5.2 電氣約束分類 230 10.5.3 編輯約束組 231 10.6 Constraint Manager和版圖數(shù)據(jù)交互 232 10.6.1 更新版圖數(shù)據(jù) 232 10.6.2 與版圖數(shù)據(jù)交互 233 10.7 規(guī)則設(shè)置實例 233 10.7.1 等長約束設(shè)置 233 10.7.2 差分約束設(shè)置 236 10.7.3 Z軸間距設(shè)置 237 第11章 Wire Bonding設(shè)計詳解 239 11.1 Wire Bonding概述 239 11.2 Bond Wire 模型 240 11.2.1 Bond Wire模型定義 241 11.2.2 Bond Wire模型參數(shù) 245 11.3 Wire Bonding工具欄及其應(yīng)用 246 11.3.1 手動添加Bond Wire 246 11.3.2 移動、推擠及旋轉(zhuǎn)Bond Finger 247 11.3.3 自動生成Bond Wire 248 11.3.4 通過導引線添加Bond Wire 249 11.3.5 添加Power Ring 251 11.4 Bond Wire規(guī)則設(shè)置 252 11.4.1 針對Component的設(shè)置 253 11.4.2 針對Die Pin的設(shè)置 256 11.4.3 在Die Pin和Bond Finger之間添加多根Bond Wire 258 11.4.4 從單個Die Pin扇出多根Bond Wire到多個Bond Finger 258 11.4.5 多個Die Pin同時鍵合到一個Bond Finger上 259 11.4.6 Die to Die Bonding 259 11.5 Wire Model Editor和Wire Instance Editor 261 第12章 腔體、芯片堆疊及TSV設(shè)計 265 12.1 腔體設(shè)計 265 12.1.1 腔體的定義 265 12.1.2 腔體的創(chuàng)建 267 12.1.3 將芯片放置到腔體中 269 12.1.4 在腔體中鍵合 270 12.1.5 通過腔體將分立式元器件埋入基板 271 12.1.6 在Die Cell中添加腔體實現(xiàn)元器件埋入 273 12.2 芯片堆疊設(shè)計 275 12.2.1 芯片堆疊的概念 275 12.2.2 芯片堆疊的創(chuàng)建 276 12.2.3 并排堆疊芯片 277 12.2.4 芯片堆疊的調(diào)整及鍵合 278 12.2.5 芯片和腔體組合設(shè)計 279 12.3 2.5D TSV的概念和設(shè)計 281 12.4 3D TSV的概念和設(shè)計 281 12.4.1 3D TSV的概念 281 12.4.2 3D TSV Cell創(chuàng)建 283 12.4.3 芯片堆疊間引腳對齊原則 284 12.4.4 3D TSV堆疊并互聯(lián) 284 12.4.5 3D 引腳模型的設(shè)置 286 12.4.6 網(wǎng)絡(luò)優(yōu)化并布線 287 12.4.7 DRC檢查并完成3D TSV設(shè)計 289 第13章 RDL及Flip Chip設(shè)計 291 13.1 RDL的概念和應(yīng)用 291 13.1.1 Fan-In型RDL 292 13.1.2 Fan-Out型RDL 293 13.2 Flip Chip的概念及特點 294 13.3 RDL設(shè)計 295 13.3.1 Bare Die及RDL庫的建立 295 13.3.2 RDL原理圖設(shè)計 297 13.3.3 RDL版圖設(shè)計 297 13.4 Flip Chip設(shè)計 301 13.4.1 Flip Chip原理圖設(shè)計 301 13.4.2 Flip Chip版圖設(shè)計 302 第14章 版圖布線與敷銅 307 14.1 版圖布線 307 14.1.1 布線綜述 307 14.1.2 手工布線 307 14.1.3 半自動布線 312 14.1.4 自動布線 315 14.1.5 差分對布線 316 14.1.6 長度控制布線 319 14.1.7 電路復制 323 14.2 版圖敷銅 325 14.2.1 敷銅定義 325 14.2.2 敷銅設(shè)置 325 14.2.3 繪制并生成敷銅數(shù)據(jù) 328 14.2.4 生成敷銅排氣孔 331 14.2.5 檢查敷銅數(shù)據(jù) 333 第15章 埋入式無源器件設(shè)計 334 15.1 埋入式元器件技術(shù)的發(fā)展 334 15.1.1 分立式埋入技術(shù) 334 15.1.2 平面埋入式技術(shù) 336 15.2 埋入式無源器件的工藝和材料 336 15.2.1 埋入工藝Processes 337 15.2.2 埋入材料Materials 342 15.2.3 電阻材料的非線性特征 346 15.3 無源器件自動綜合 347 15.3.1 自動綜合前的準備 347 15.3.2 電阻自動綜合 349 15.3.3 電容自動綜合 353 15.3.4 自動綜合后版圖原理圖同步 357 第16章 RF電路設(shè)計 359 16.1 RF SiP技術(shù) 359 16.2 RF設(shè)計流程 360 16.3 RF元器件庫的配置 360 16.3.1 導入RF符號到設(shè)計中心庫 360 16.3.2 中心庫分區(qū)搜索路徑設(shè)置 361 16.4 RF原理圖設(shè)計 362 16.4.1 RF原理圖工具欄 362 16.4.2 RF原理圖輸入 364 16.5 原理圖與版圖RF參數(shù)的相互傳遞 365 16.6 RF版圖設(shè)計 368 16.6.1 RF版圖工具箱 368 16.6.2 RF單元的3種類型 369 16.6.3 Meander的繪制及編輯 370 16.6.4 創(chuàng)建用戶自定義的RF單元 372 16.6.5 Via添加功能 374 16.6.6 RF Group介紹 376 16.6.7 Auto Arrange功能 377 16.6.8 通過鍵合線連接RF單元 377 16.7 與RF仿真工具連接并傳遞數(shù)據(jù) 378 16.7.1 連接RF仿真工具 378 16.7.2 原理圖RF數(shù)據(jù)傳遞 380 16.7.3 版圖RF數(shù)據(jù)傳遞 381 第17章 剛?cè)犭娐泛?D SiP設(shè)計 383 17.1 剛?cè)犭娐方榻B 383 17.2 剛?cè)犭娐吩O(shè)計 384 17.2.1 剛?cè)犭娐吩O(shè)計流程 384 17.2.2 剛?cè)犭娐诽赜械膶宇愋?384 17.2.3 剛?cè)犭娐吩O(shè)計步驟 385 17.3 復雜基板技術(shù) 394 17.3.1 復雜基板的定義 394 17.3.2 復雜基板的應(yīng)用 394 17.4 基于4D集成的SiP設(shè)計 395 17.4.1 4D集成SiP基板定義 395 17.4.2 4D集成SiP設(shè)計流程 396 17.5 4D SiP設(shè)計的意義 400 第18章 多版圖項目與多人協(xié)同設(shè)計 401 18.1 多版圖項目 401 18.1.1 多版圖項目設(shè)計需求 401 18.1.2 多版圖項目設(shè)計流程 402 18.2 原理圖多人協(xié)同設(shè)計 405 18.2.1 原理圖協(xié)同設(shè)計的思路 405 18.2.2 原理圖協(xié)同設(shè)計的操作方法 406 18.3 版圖多人實時協(xié)同設(shè)計 409 18.3.1 版圖實時協(xié)同軟件的配置 411 18.3.2 啟動并應(yīng)用版圖實時協(xié)同設(shè)計 412 第19章 基于先進封裝(HDAP)的SiP設(shè)計流程 415 19.1 先進封裝設(shè)計流程介紹 415 19.1.1 HDAP設(shè)計環(huán)境需要的技術(shù)指標 415 19.1.2 HDAP設(shè)計流程 416 19.1.3 設(shè)計任務(wù)HBM(3D+2.5D) 417 19.2 XSI設(shè)計環(huán)境 418 19.2.1 設(shè)計數(shù)據(jù)準備 418 19.2.2 XSI常用工作窗口介紹 419 19.2.3 創(chuàng)建項目和設(shè)計并添加元器件 420 19.2.4 通過XSI優(yōu)化網(wǎng)絡(luò)連接 428 19.2.5 版圖模板選擇 429 19.2.6 設(shè)計傳遞 431 19.3 XPD設(shè)計環(huán)境 432 19.3.1 Interposer數(shù)據(jù)同步檢查 432 19.3.2 Interposer布局布線 433 19.3.3 Substrate數(shù)據(jù)同步檢查 434 19.3.4 Substrate布局布線 435 19.4 3D數(shù)字化樣機模擬 436 19.4.1 數(shù)字化樣機的概念 436 19.4.2 3D View環(huán)境介紹 437 19.4.3 構(gòu)建HDAP數(shù)字化樣機模型 438 第20章 設(shè)計檢查和生產(chǎn)數(shù)據(jù)輸出 444 20.1 Online DRC 444 20.2 Batch DRC 445 20.2.1 DRC Settings選項卡 445 20.2.2 Connectivity and Special Rules選項卡 447 20.2.3 Batch DRC方案 448 20.3 Hazard Explorer介紹 449 20.4 設(shè)計庫檢查 453 20.5 生產(chǎn)數(shù)據(jù)輸出類型 453 20.6 Gerber和鉆孔數(shù)據(jù)輸出 454 20.6.1 輸出鉆孔數(shù)據(jù) 454 20.6.2 設(shè)置Gerber文件格式 457 20.6.3 輸出Gerber文件 458 20.6.4 導入并檢查Gerber文件 460 20.7 GDS文件和Color Map輸出 461 20.7.1 GDS文件輸出 461 20.7.2 Color Map輸出 462 20.8 其他生產(chǎn)數(shù)據(jù)輸出 463 20.8.1 元器件及Bond Wire坐標文件輸出 463 20.8.2 DXF文件輸出 465 20.8.3 版圖設(shè)計狀態(tài)輸出 465 20.8.4 BOM輸出 466 第21章 SiP仿真驗證技術(shù) 468 21.1 SiP仿真驗證技術(shù)概述 468 21.2 信號完整性(SI)仿真 469 21.2.1 HyperLynx SI 信號完整性仿真工具介紹 469 21.2.2 HyperLynx SI 信號完整性仿真實例分析 471 21.3 電源完整性(PI)仿真 476 21.3.1 HyperLynx PI 電源完整性仿真工具介紹 477 21.3.2 HyperLynx PI 電源完整性仿真實例分析 478 21.4 熱分析(Thermal)仿真 483 21.4.1 HyperLynx Thermal熱分析軟件介紹 484 21.4.2 HyperLynx Thermal熱仿真實例分析 484 21.4.3 FloTHERM軟件介紹 488 21.4.4 T3Ster熱測試設(shè)備介紹 489 21.5 先進3D解算器 491 21.5.1 全波解算器(Full-Wave Solver)介紹 491 21.5.2 快速3D解算器(Fast 3D Solver)介紹 491 21.6 數(shù)/;旌想娐贩抡 492 21.7 電氣規(guī)則驗證 493 21.7.1 HyperLynx DRC工具介紹 493 21.7.2 電氣規(guī)則驗證實例 494 21.8 HDAP物理驗證 499 21.8.1 Calibre 3DSTACK工具介紹 499 21.8.2 HDAP物理驗證實例 500 第2部分參考資料及說明 506 第3部分 項目和案例 第22章 基于SiP技術(shù)的大容量存儲芯片設(shè)計案例 509 22.1 大容量存儲器在航天產(chǎn)品中的應(yīng)用現(xiàn)狀 509 22.2 SiP技術(shù)應(yīng)用的可行性分析 510 22.2.1 裸芯片選型 510 22.2.2 設(shè)計仿真工具選型 512 22.2.3 生產(chǎn)測試廠家選擇 512 22.3 基于SiP技術(shù)的大容量存儲芯片設(shè)計 513 22.3.1 方案設(shè)計 513 22.3.2 詳細設(shè)計 514 22.4 大容量存儲芯片封裝和測試 519 22.4.1 芯片封裝 519 22.4.2 機臺測試 522 22.4.3 系統(tǒng)測試 523 22.4.4 后續(xù)測試及成本比例 523 22.5 新舊產(chǎn)品技術(shù)參數(shù)比較 525 第23章 SiP項目規(guī)劃及設(shè)計案例 526 23.1 SiP項目規(guī)劃 526 23.1.1 SiP的特點和適用性 526 23.1.2 SiP項目需要明確的因素 529 23.2 設(shè)計規(guī)則導入 530 23.2.1 項目要求及方案分析 530 23.2.2 SiP實現(xiàn)方案 532 23.3 SiP產(chǎn)品設(shè)計 534 23.3.1 符號及單元庫設(shè)計 534 23.3.2 原理設(shè)計 535 23.3.3 版圖設(shè)計 535 23.3.4 產(chǎn)品封裝測試 538 第24章 2.5D TSV技術(shù)及設(shè)計案例 539 24.1 2.5D集成的需求 539 24.2 傳統(tǒng)封裝工藝與2.5D集成的對比 539 24.2.1 倒裝焊(Flip Chip)工藝 539 24.2.2 引線鍵合(Wire Bonding)工藝 540 24.2.3 傳統(tǒng)工藝與2.5D集成的優(yōu)劣勢分析 541 24.3 2.5D TSV轉(zhuǎn)接板設(shè)計 542 24.3.1 2.5D TSV轉(zhuǎn)接板封裝結(jié)構(gòu) 542 24.3.2 2.5D轉(zhuǎn)接板封裝設(shè)計實現(xiàn) 543 24.4 轉(zhuǎn)接板、有機基板工藝流程比較 544 24.4.1 硅基轉(zhuǎn)接板 544 24.4.2 玻璃基轉(zhuǎn)接板 545 24.4.3 有機材料基板 546 24.4.4 兩種轉(zhuǎn)接板及有機基板工藝能力比較 546 24.5 掩模版工藝流程簡介 546 24.6 2.5D硅轉(zhuǎn)接板設(shè)計、仿真、制造案例 547 24.6.1 封裝結(jié)構(gòu)設(shè)計 547 24.6.2 封裝布線、信號及結(jié)構(gòu)仿真 549 24.6.3 生產(chǎn)數(shù)據(jù)Tape Out及掩模版準備 552 24.6.4 轉(zhuǎn)接板的加工及整體組裝 553 第25章 數(shù)字T/R組件SiP設(shè)計案例 554 25.1 雷達系統(tǒng)簡介 554 25.2 SiP技術(shù)的采用 555 25.3 數(shù)字T/R組件電路設(shè)計 556 25.3.1 數(shù)字T/R組件的功能簡介 556 25.3.2 數(shù)字T/R組件的結(jié)構(gòu)及原理設(shè)計 557 25.3.3 數(shù)字T/R組件的SiP版圖設(shè)計 559 25.4 金屬殼體及一體化封裝設(shè)計 560 第26章 MEMS驗證SiP設(shè)計案例 563 26.1 項目介紹 563 26.2 SiP方案設(shè)計 563 26.3 SiP電路設(shè)計 564 26.3.1 建庫及原理圖設(shè)計 565 26.3.2 SiP版圖設(shè)計 566 26.4 產(chǎn)品組裝及測試 571 第27章 基于剛?cè)峄宓腟iP設(shè)計案例 572 27.1 剛?cè)峄寮夹g(shù)概述 572 27.2 射頻前端系統(tǒng)架構(gòu)和RF SiP方案 573 27.2.1 微基站系統(tǒng)射頻前端架構(gòu) 573 27.2.2 RF SiP封裝選型 574 27.2.3 RF SiP基板層疊設(shè)計 575 27.3 基于剛?cè)峄錜F SiP電學設(shè)計仿真 576 27.3.1 信號完整性設(shè)計和仿真 576 27.3.2 電源完整性設(shè)計與仿真 579 27.4 基于剛?cè)峄錜F SiP的熱設(shè)計仿真 581 27.4.1 封裝結(jié)構(gòu)的熱阻網(wǎng)絡(luò)分析 581 27.4.2 RF SiP的熱性能仿真研究 583 27.5 基于剛?cè)峄錜F SiP的工藝組裝實現(xiàn) 587 第28章 射頻系統(tǒng)集成SiP設(shè)計案例 589 28.1 射頻系統(tǒng)集成技術(shù) 589 28.1.1 射頻系統(tǒng)簡介 589 28.1.2 射頻系統(tǒng)集成的小型化趨勢 590 28.1.3 RF SiP和RF SoC 592 28.2 射頻系統(tǒng)集成SiP的設(shè)計與仿真 594 28.2.1 RF SiP封裝結(jié)構(gòu)設(shè)計 594 28.2.2 RF SiP電學互連設(shè)計與仿真 595 28.2.3 RF SiP的散熱管理與仿真 597 28.4 射頻系統(tǒng)集成SiP的組裝與測試 598 28.4.1 RF SiP的組裝 598 28.4.2 RF SiP的測試 599 第29章 基于PoP的RF SiP設(shè)計案例 602 29.1 PoP技術(shù)簡介 602 29.2 射頻系統(tǒng)架構(gòu)與指標 603 29.3 RF SiP結(jié)構(gòu)與基板設(shè)計 606 29.3.1 結(jié)構(gòu)設(shè)計 606 29.3.2 基板設(shè)計 607 29.4 RF SiP信號完整性與電源完整性仿真 610 29.4.1 信號完整性(SI)仿真 610 29.4.2 電源完整性(PI)仿真 610 29.5 RF SiP熱設(shè)計仿真 612 29.6 RF SiP組裝與測試 613 第30章 SiP基板生產(chǎn)數(shù)據(jù)處理案例 616 30.1 LTCC、厚膜及異質(zhì)異構(gòu)集成技術(shù)介紹 616 30.1.1 LTCC技術(shù) 616 30.1.2 厚膜技術(shù) 617 30.1.3 異質(zhì)異構(gòu)集成技術(shù) 617 30.2 Gerber數(shù)據(jù)和鉆孔數(shù)據(jù) 618 30.2.1 Gerber數(shù)據(jù)的生成及檢查 618 30.2.2 鉆孔數(shù)據(jù)的生成及比較 621 30.3 版圖拼版 622 30.4 多種掩模生成 624 30.4.1 掩模生成器 624 30.4.2 掩模生成實例 626 第3部分參考資料 630 后記和致謝 632
你還可能感興趣
我要評論
|