第1章從頭認(rèn)識(shí)FPGA/1

1.1CycloneⅣEFPGA原理與應(yīng)用/1

1.1.1CycloneⅣE概述/1

1.1.2CycloneⅣE擴(kuò)展資源介紹/4

1.1.3重點(diǎn)電路設(shè)計(jì)/5

1.2IntelFPGA開(kāi)發(fā)環(huán)境/17

1.2.1Quartus軟件的發(fā)展史/18

1.2.2QuartusPrime的下載/18

1.2.3QuartusPrime的安裝/21

1.2.4QuartusPrime軟件的基本使用/27

第2章FPGA開(kāi)發(fā)軟硬件平臺(tái)介紹/39

2.1AC620開(kāi)發(fā)套件/39

2.1.1AC620開(kāi)發(fā)板的功能特點(diǎn)/39

2.1.2AC620開(kāi)發(fā)板的使用/43

2.2IntelFPGA開(kāi)發(fā)流程/57

2.2.1建立工程/57

2.2.2設(shè)計(jì)輸入/61

2.2.3分析和綜合/61

2.2.4功能仿真/62

2.2.5綜合與布局布線/66

2.2.6時(shí)序仿真/66

2.2.7I/O分配以及生成配置文件/67

2.2.8配置FPGA下載/67

2.3FPGA設(shè)計(jì)的燒寫(xiě)與投產(chǎn)/68

2.3.1FPGA固件存儲(chǔ)方案/68

2.3.2CycloneⅣEFPGA固件燒寫(xiě)方案/69

2.3.3燒寫(xiě)文件JIC的產(chǎn)生/70

第3章FPGA基本數(shù)字邏輯設(shè)計(jì)/74

3.1組合邏輯電路設(shè)計(jì)———譯碼器/74

3.1.1譯_碼器工作原理/74

3.1.2譯碼器Verilog實(shí)現(xiàn)/75

3.1.3激勵(lì)創(chuàng)建及仿真測(cè)試/76

3.2時(shí)序邏輯電路設(shè)計(jì)———計(jì)數(shù)器/79

3.2.1計(jì)數(shù)器工作原理/80

3.2.2計(jì)數(shù)器Verilog實(shí)現(xiàn)/81

3.2.3仿真及板級(jí)驗(yàn)證/82

3.3IP核應(yīng)用———計(jì)數(shù)器/85

3.3.1IP核創(chuàng)建流程/85

3.3.2仿真及板級(jí)驗(yàn)證/89

3.3.3已生成IP核的參數(shù)修改/90

3.3.4QuartusⅡ中IP核參數(shù)的修改/94

3.4BCD計(jì)數(shù)器設(shè)計(jì)與驗(yàn)證/95

3.4.1BCD碼原理/95

3.4.2BCD計(jì)數(shù)器的Verilog實(shí)現(xiàn)/96

3.4.3激勵(lì)創(chuàng)建及仿真測(cè)試/97

3.4.4級(jí)聯(lián)BCD計(jì)數(shù)器設(shè)計(jì)與仿真/98

3.5阻塞賦值與非阻塞賦值原理分析/103

3.5.1不同賦值方式的對(duì)比與實(shí)現(xiàn)/103

3.5.2不同賦值方式的仿真及測(cè)試/105

3.6狀態(tài)機(jī)設(shè)計(jì)實(shí)例/108

3.6.1狀態(tài)機(jī)工作原理/108

3.6.2字符串檢測(cè)狀態(tài)機(jī)實(shí)現(xiàn)/110

3.6.3激勵(lì)創(chuàng)建及仿真測(cè)試/113

3.7獨(dú)立按鍵消抖設(shè)計(jì)與驗(yàn)證/115

3.7.1按鍵的物理結(jié)構(gòu)及電路設(shè)計(jì)/115

3.7.2硬件電路實(shí)現(xiàn)按鍵消抖/116

3.7.3狀態(tài)機(jī)實(shí)現(xiàn)按鍵消抖/118

3.7.4激勵(lì)創(chuàng)建及仿真測(cè)試/124

3.7.5任務(wù)及隨機(jī)函數(shù)的使用/125

3.8模塊化設(shè)計(jì)基礎(chǔ)———加減法計(jì)數(shù)器/129

3.8.1模塊功能劃分/129

3.8.2模塊功能設(shè)計(jì)/129

3.8.3仿真及板級(jí)驗(yàn)證/132

3.98位7段數(shù)碼管驅(qū)動(dòng)設(shè)計(jì)與驗(yàn)證/134

3.9.1數(shù)碼管驅(qū)動(dòng)原理/134

3.9.2三線制數(shù)碼管電路設(shè)計(jì)/137

3.9.3數(shù)碼管動(dòng)態(tài)掃描驅(qū)動(dòng)設(shè)計(jì)/138

3.9.4ISSP生成及使用/145

3.9.5板級(jí)調(diào)試與驗(yàn)證/149

3.9.6QuartusⅡ中ISSP的使用方法/…152

3.10串口發(fā)送模塊設(shè)計(jì)與驗(yàn)證/153

3.10.1異步串行通信原理及電路設(shè)計(jì)/…154

3.10.2UART異步串行通信發(fā)送模塊設(shè)計(jì)與實(shí)現(xiàn)/157

3.10.3激勵(lì)創(chuàng)建及仿真測(cè)試/162

3.10.4按鍵控制串口發(fā)送設(shè)計(jì)/163

3.11串口接收模塊的設(shè)計(jì)與驗(yàn)證/165

3.11.1串口接收原理分析/166

3.11.2UART異步串行通信接收模塊設(shè)計(jì)與實(shí)現(xiàn)/167

3.11.3仿真及板級(jí)驗(yàn)證/171

第4章FPGA片上專用資源使用/176

4.1嵌入式RAM的使用———雙端口RAM/176

4.1.1CycloneⅣ體系結(jié)構(gòu)及嵌入式存儲(chǔ)器原理/176

4.1.2IP核使用———dpram/178

4.1.3激勵(lì)創(chuàng)建及仿真測(cè)試/182

4.2搭建串口收發(fā)與雙口RAM存儲(chǔ)的簡(jiǎn)易應(yīng)用系統(tǒng)/185

4.2.1系統(tǒng)模塊功能劃分及接口設(shè)計(jì)//185

4.2.2頂層文件設(shè)計(jì)/185

4.2.3控制模塊設(shè)計(jì)/186

4.2.4仿真及板級(jí)驗(yàn)證/187

4.3嵌入式RAM的使用———ROM/190

4.3.1IP核使用———ROM/191

4.3.2激勵(lì)創(chuàng)建及仿真測(cè)試/193

4.3.3SignaTapⅡ使用及板級(jí)驗(yàn)證/195

4.4嵌入式塊RAM的使用———FIFO/201

4.4.1FIFO的相關(guān)知識(shí)/202

4.4.2IP核的使用———FIFO/204

4.5PLL鎖相環(huán)介紹與簡(jiǎn)單應(yīng)用/213

4.5.1PLL相關(guān)知識(shí)/213

4.5.2IP核使用———PLL/215

4.5.3仿真及板級(jí)驗(yàn)證/219

第5章FPGA進(jìn)階數(shù)字邏輯設(shè)計(jì)/223

5.1無(wú)源蜂鳴器驅(qū)動(dòng)設(shè)計(jì)與驗(yàn)證/223

5.1.1無(wú)源蜂鳴器電路設(shè)計(jì)/223

5.1.2無(wú)源蜂鳴器驅(qū)動(dòng)原理/224

5.1.3PWM發(fā)生器模塊設(shè)計(jì)/225

5.1.4仿真及板級(jí)驗(yàn)證/227

5.2線性序列機(jī)與串行接口DAC驅(qū)動(dòng)設(shè)計(jì)與驗(yàn)證/232

5.2.1DAC芯片概述及電路設(shè)計(jì)/232

5.2.2TLV5618型DAC芯片輸出電壓計(jì)算原理/234

5.2.3TLV5618型DAC接口時(shí)序/235

5.2.4線性序列機(jī)設(shè)計(jì)思想與接口時(shí)序設(shè)計(jì)/236

5.2.5基于線性序列機(jī)的DAC驅(qū)動(dòng)設(shè)計(jì)/238

5.2.6仿真及板級(jí)測(cè)試/241

5.3線性序列機(jī)與串行接口ADC驅(qū)動(dòng)設(shè)計(jì)與驗(yàn)證/243

5.3.1ADC芯片概述及電路設(shè)計(jì)/244

5.3.2ADC128S022型ADC接口時(shí)序/245

5.3.3ADC128S022接口時(shí)序設(shè)計(jì)/247

5.3.4基于線性序列機(jī)的ADC驅(qū)動(dòng)設(shè)計(jì)/249

5.3.5仿真及板級(jí)測(cè)試/252

5.4HT6221紅外遙控解碼設(shè)計(jì)與驗(yàn)證/257

5.4.1紅外遙控系統(tǒng)組成及電路設(shè)計(jì)/257

5.4.2紅外遙控協(xié)議分析(NEC協(xié)議)/258

5.4.3紅外解碼模塊設(shè)計(jì)/260

5.4.4仿真及板級(jí)驗(yàn)證/265

5.5TFT顯示屏驅(qū)動(dòng)設(shè)計(jì)與驗(yàn)證/267

5.5.1TFT觸摸屏驅(qū)動(dòng)電路設(shè)計(jì)/268

5.5.2RGB接口TFT屏掃描方式/270

5.5.3RGB接口TFT屏?xí)r序分析/271

5.5.4RGB接口TFT屏驅(qū)動(dòng)設(shè)計(jì)/272

5.5.5仿真及板級(jí)驗(yàn)證/275

第6章FPGA綜合數(shù)字系統(tǒng)設(shè)計(jì)/280

6.1八通道數(shù)字電壓表/280

6.1.1數(shù)字電壓表功能劃分/280

6.1.2按鍵輸入模塊/281

6.1.3通道選擇模塊/281

6.1.4ADC控制模塊———ADC128S022/282

6.1.5數(shù)據(jù)預(yù)處理模塊/282

6.1.6碼制轉(zhuǎn)換模塊/284

6.1.7數(shù)碼管驅(qū)動(dòng)模塊/287

6.1.8頂層設(shè)計(jì)/288

6.1.9基于查找表的數(shù)據(jù)電壓換算/289

6.2雙通道幅頻相可調(diào)DDS信號(hào)發(fā)生器/292

6.2.1DDS原理與實(shí)現(xiàn)/293

6.2.2數(shù)/模轉(zhuǎn)換器(DAC)驅(qū)動(dòng)模塊設(shè)計(jì)/299

6.2.3串口命令接收與解析/303

6.2.4信號(hào)發(fā)生器頂層設(shè)計(jì)/315

6.2.5系統(tǒng)測(cè)試/316

6.3串口讀/寫(xiě)EEPROM/317

6.3.1I2C基本概念/317

6.3.2I2C協(xié)議時(shí)序介紹/318

6.3.3I2C器件地址/319

6.3.4I2C存儲(chǔ)器地址/320

6.3.5I2C寫(xiě)時(shí)序/321

6.3.6I2C單字節(jié)讀時(shí)序/323

6.3.7I2C讀/寫(xiě)器件控制器設(shè)計(jì)/325

6.3.8I2C控制器仿真驗(yàn)證/335

6.3.9串口讀/寫(xiě)EEPROM系統(tǒng)設(shè)計(jì)/341

6.3.10串口讀/寫(xiě)EEPROM仿真驗(yàn)證/351

6.3.11串口讀/寫(xiě)EEPROM板級(jí)驗(yàn)證/355

6.4基于串口獵人的虛擬示波器/359

6.4.1系統(tǒng)結(jié)構(gòu)/359

6.4.2模塊詳解/361

6.4.3仿真驗(yàn)證/375

6.4.4基于串口獵人的板級(jí)驗(yàn)證/385

6.5SDRAM控制器設(shè)計(jì)/391

6.5.1SDRAM基本概念/391

6.5.2SDRAM存取原理/392

6.5.3SDRAM器件引腳說(shuō)明/394

6.5.4SDRAM特性/395

6.5.5SDRAM操作命令介紹/396

6.5.6SDRAM操作時(shí)序/403

6.5.7SDRAM控制器設(shè)計(jì)/418

6.5.8SDRAM控制器仿真驗(yàn)證/425

6.5.9SDRAM控制器設(shè)計(jì)優(yōu)化/430

6.5.10優(yōu)化控制器仿真驗(yàn)證/436

6.6串口傳圖幀緩存設(shè)計(jì)/440

6.6.1系統(tǒng)結(jié)構(gòu)/440

6.6.2仿真驗(yàn)證/446

6.6.3板級(jí)驗(yàn)證/450

參考文獻(xiàn)/454