叢書序言
前言
第一部分　課程概述與習(xí)題解答
第1章　二進(jìn)制編碼2
1.1　學(xué)習(xí)目標(biāo)和要求2
1.2　主要內(nèi)容提要3
1.3　基本術(shù)語解釋5
1.4　常見問題解答9
1.5　單項(xiàng)選擇題15
1.6　分析應(yīng)用題20
第2章　數(shù)字邏輯基礎(chǔ)30
2.1　學(xué)習(xí)目標(biāo)和要求30
2.2　主要內(nèi)容提要31
2.3　基本術(shù)語解釋32
2.4　常見問題解答33
2.5　單項(xiàng)選擇題36
2.6　分析應(yīng)用題37
第3章　組合邏輯電路53
3.1　學(xué)習(xí)目標(biāo)和要求53
3.2　主要內(nèi)容提要54
3.3　基本術(shù)語解釋55
3.4　常見問題解答56
3.5　單項(xiàng)選擇題57
3.6　分析應(yīng)用題58
第4章　時(shí)序邏輯電路70
4.1　學(xué)習(xí)目標(biāo)和要求70
4.2　主要內(nèi)容提要71
4.3　基本術(shù)語解釋73
4.4　常見問題解答74
4.5　單項(xiàng)選擇題75
4.6　分析應(yīng)用題77
第5章　FPGA設(shè)計(jì)和硬件描述語言84
5.1　學(xué)習(xí)目標(biāo)和要求84
5.2　主要內(nèi)容提要85
5.3　基本術(shù)語解釋86
5.4　常見問題解答88
5.5　單項(xiàng)選擇題90
5.6　分析應(yīng)用題91
第6章　運(yùn)算方法和運(yùn)算部件98
6.1　學(xué)習(xí)目標(biāo)和要求98
6.2　主要內(nèi)容提要99
6.3　基本術(shù)語解釋101
6.4　常見問題解答103
6.5　單項(xiàng)選擇題105
6.6　分析應(yīng)用題110
第7章　指令系統(tǒng)124
7.1　學(xué)習(xí)目標(biāo)和要求124
7.2　主要內(nèi)容提要125
7.3　基本術(shù)語解釋128
7.4　常見問題解答134
7.5　單項(xiàng)選擇題139
7.6　分析應(yīng)用題145
第8章　中央處理器159
8.1　學(xué)習(xí)目標(biāo)和要求159
8.2　主要內(nèi)容提要161
8.3　基本術(shù)語解釋167
8.4　常見問題解答173
8.5　單項(xiàng)選擇題184
8.6　分析應(yīng)用題193
第9章　存儲(chǔ)器層次結(jié)構(gòu)218
9.1　學(xué)習(xí)目標(biāo)和要求218
9.2　主要內(nèi)容提要219
9.3　基本術(shù)語解釋223
9.4　常見問題解答229
9.5　單項(xiàng)選擇題234
9.6　分析應(yīng)用題241
第10章　系統(tǒng)互連及輸入/輸出256
10.1　學(xué)習(xí)目標(biāo)和要求256
10.2　主要內(nèi)容提要258
10.3　基本術(shù)語解釋261
10.4　常見問題解答267
10.5　單項(xiàng)選擇題274
10.6　分析應(yīng)用題282
第二部分　課內(nèi)綜合實(shí)驗(yàn)大作業(yè)
第11章　單周期CPU設(shè)計(jì)與驗(yàn)證294
實(shí)驗(yàn)1：基本邏輯部件設(shè)計(jì)296
實(shí)驗(yàn)2：組合邏輯電路設(shè)計(jì)310
實(shí)驗(yàn)3：同步時(shí)序電路設(shè)計(jì)319
實(shí)驗(yàn)4：加法器和ALU設(shè)計(jì)332
實(shí)驗(yàn)5：取指令部件設(shè)計(jì)344
實(shí)驗(yàn)6：單周期CPU設(shè)計(jì)與測(cè)試354