本書(shū)根據(jù)《計(jì)算機(jī)學(xué)科教學(xué)計(jì)劃》編寫(xiě)。全書(shū)共9章，內(nèi)容包括數(shù)字邏輯基礎(chǔ)、邏輯代數(shù)基礎(chǔ)、集成門(mén)電路、組合邏輯電路、觸發(fā)器、同步時(shí)序邏輯電路、異步時(shí)序邏輯電路、硬件描述語(yǔ)言Verilog HDL，以及脈沖波形的產(chǎn)生與整形。
本書(shū)不僅介紹了數(shù)字邏輯的分析和設(shè)計(jì)方法，還介紹了一些典型的數(shù)字電路的設(shè)計(jì)和應(yīng)用方法，以及可編程邏輯電路的設(shè)計(jì)和實(shí)現(xiàn)方法。每章均配有習(xí)題，以幫助讀者深入地進(jìn)行學(xué)習(xí)。
本書(shū)既可作為高等院校計(jì)算機(jī)、軟件工程、電子信息、自動(dòng)控制及通信等專業(yè)的教材，也可作為數(shù)字電路和數(shù)字系統(tǒng)研發(fā)人員的技術(shù)參考書(shū)。
前言
第1章數(shù)字邏輯基礎(chǔ)
11概述
111數(shù)字邏輯研究的對(duì)象及方法
112數(shù)字電路的發(fā)展
113數(shù)字電路的分類
12數(shù)制及其轉(zhuǎn)換
121進(jìn)位計(jì)數(shù)制
122數(shù)制轉(zhuǎn)換
13帶符號(hào)數(shù)的代碼表示
131原碼及其運(yùn)算
132反碼及其運(yùn)算
133補(bǔ)碼及其運(yùn)算
134符號(hào)位擴(kuò)展
14數(shù)的定點(diǎn)與浮點(diǎn)表示
15數(shù)碼和字符的編碼
151BCD編碼
152可靠性編碼
153字符編碼
16本章小結(jié)
17習(xí)題
第2章邏輯代數(shù)基礎(chǔ)
21邏輯代數(shù)的基本概念
211邏輯代數(shù)的定義
212邏輯代數(shù)的基本運(yùn)算
213邏輯代數(shù)的復(fù)合運(yùn)算
214邏輯函數(shù)的表示法及邏輯函數(shù)間的相等
22邏輯代數(shù)的基本定律、規(guī)則和常用公式
221基本定律
222重要規(guī)則
23邏輯函數(shù)表達(dá)式的形式與轉(zhuǎn)換
231邏輯函數(shù)表達(dá)式的基本形式
232邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式
233邏輯函數(shù)表達(dá)式的轉(zhuǎn)換
24邏輯函數(shù)的化簡(jiǎn)
241代數(shù)化簡(jiǎn)法
242卡諾圖化簡(jiǎn)法
243包含無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
244多輸出邏輯函數(shù)的化簡(jiǎn)
25本章小結(jié)
26習(xí)題
第3章集成門(mén)電路
31正邏輯和負(fù)邏輯
32分立元件門(mén)電路
321與門(mén)
322或門(mén)
323非門(mén)
33TTL邏輯門(mén)電路
331TTL與非門(mén)
332TTL邏輯門(mén)的外特性
333集電極開(kāi)路輸出門(mén)（OC門(mén)）
334三態(tài)輸出門(mén)（TS門(mén)）
34CMOS 集成邏輯門(mén)電路
341CMOS反相器（非門(mén)）
342CMOS與非門(mén)
343CMOS或非門(mén)
344CMOS 三態(tài)非門(mén)
345CMOS漏極開(kāi)路輸出門(mén)（OD門(mén)）
346CMOS傳輸門(mén)
35TTL和CMOS之間的接口電路
351用TTL門(mén)驅(qū)動(dòng)CMOS門(mén)
352用CMOS門(mén)驅(qū)動(dòng)TTL門(mén)
36本章小結(jié)
37習(xí)題
第4章組合邏輯電路
41組合邏輯電路的基本概念
42組合邏輯電路的分析
421組合電路分析方法
422組合電路分析示例
43組合邏輯電路的設(shè)計(jì)
431組合電路設(shè)計(jì)方法
432組合電路的設(shè)計(jì)示例
433組合邏輯電路設(shè)計(jì)的優(yōu)化問(wèn)題
44經(jīng)典邏輯運(yùn)算電路
441半加器
442全加器
443全減器
45代碼轉(zhuǎn)換電路
451代碼轉(zhuǎn)換電路的設(shè)計(jì)
452代碼轉(zhuǎn)換電路的應(yīng)用
46數(shù)值比較電路
4611位數(shù)值比較器
4624位數(shù)值比較器
463集成比較器的應(yīng)用
47編碼器和譯碼器
471編碼器的設(shè)計(jì)
472編碼器的應(yīng)用
473譯碼器的設(shè)計(jì)
474譯碼器的應(yīng)用
48數(shù)據(jù)選擇器和數(shù)據(jù)分配器
481數(shù)據(jù)選擇器的設(shè)計(jì)
482數(shù)據(jù)選擇器的應(yīng)用
483數(shù)據(jù)分配器的設(shè)計(jì)
484數(shù)據(jù)分配器的應(yīng)用
49競(jìng)爭(zhēng)和冒險(xiǎn)
491競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象
492險(xiǎn)象的判定
493險(xiǎn)象的消除和減弱
410組合邏輯電路的應(yīng)用實(shí)例
4101用全加器將2位8421BCD碼變換成二進(jìn)制代碼
4102數(shù)據(jù)傳輸系統(tǒng)
411本章小結(jié)
412習(xí)題
第5章觸發(fā)器
51觸發(fā)器的基本概念
511觸發(fā)器的電路結(jié)構(gòu)和特點(diǎn)
512觸發(fā)器的邏輯功能和分類
52RS觸發(fā)器
521用與非門(mén)構(gòu)成的基本RS觸發(fā)器
522用或非門(mén)構(gòu)成的基本RS觸發(fā)器
523鐘控RS觸發(fā)器
524主從RS觸發(fā)器
53D觸發(fā)器
531鐘控(電平型)D觸發(fā)器
532邊沿(維持-阻塞)D觸發(fā)器
54JK觸發(fā)器
541鐘控JK觸發(fā)器
542主從JK觸發(fā)器
543邊沿JK觸發(fā)器
55集成觸發(fā)器
551集成D觸發(fā)器
552集成JK觸發(fā)器
553集成T觸發(fā)器
554集成T′觸發(fā)器(翻轉(zhuǎn)觸發(fā)器)
56觸發(fā)器的時(shí)間參數(shù)
561觸發(fā)器的靜態(tài)參數(shù)
562觸發(fā)器的動(dòng)態(tài)參數(shù)
57不同類型觸發(fā)器的轉(zhuǎn)換
571JK觸發(fā)器轉(zhuǎn)換為D、T、T′和RS觸發(fā)器
572D觸發(fā)器轉(zhuǎn)換為JK、T、T′和RS觸發(fā)器
58觸發(fā)器的應(yīng)用實(shí)例
581消顫開(kāi)關(guān)
582分頻和雙相時(shí)鐘的產(chǎn)生
583異步脈沖同步化
59本章小結(jié)
510習(xí)題
第6章同步時(shí)序邏輯電路
61時(shí)序邏輯電路的基本概念
611時(shí)序邏輯電路結(jié)構(gòu)
612時(shí)序邏輯電路分類
62同步時(shí)序邏輯電路的分析
621時(shí)序邏輯電路表示方法
622分析方法和步驟
623分析舉例
63同步時(shí)序邏輯電路的設(shè)計(jì)
631設(shè)計(jì)方法和步驟
632狀態(tài)圖和狀態(tài)表
633狀態(tài)化簡(jiǎn)方法
634狀態(tài)分配及編碼
64典型同步時(shí)序邏輯電路設(shè)計(jì)
641 串行序列檢測(cè)器
642代碼檢測(cè)器
643計(jì)數(shù)器
644寄存器
645移位寄存器型計(jì)數(shù)器
65典型同步時(shí)序邏輯電路集成芯片的應(yīng)用
651集成計(jì)數(shù)器及其應(yīng)用
652集成寄存器及其應(yīng)用
66同步時(shí)序邏輯電路的應(yīng)用實(shí)例
661計(jì)數(shù)器用作分頻器
662計(jì)數(shù)型序列信號(hào)發(fā)生器
67本章小結(jié)
68習(xí)題
第7章異步時(shí)序邏輯電路
71異步時(shí)序邏輯電路的分類及特點(diǎn)
72脈沖異步時(shí)序邏輯電路
721脈沖異步時(shí)序邏輯電路的分析
722脈沖異步時(shí)序邏輯電路的設(shè)計(jì)
73電平異步時(shí)序邏輯電路
731電平異步電路的分析
732電平異步電路中的競(jìng)爭(zhēng)與險(xiǎn)象
733電平異步時(shí)序電路設(shè)計(jì)
74異步計(jì)數(shù)器的原理與應(yīng)用
75本章小結(jié)
76習(xí)題
第8章硬件描述語(yǔ)言Verilog HDL
81Verilog HDL語(yǔ)言概述
82Verilog HDL基本語(yǔ)法
821標(biāo)識(shí)符
822數(shù)值和常數(shù)
823數(shù)據(jù)類型
824Verilog HDL的基本結(jié)構(gòu)
83Verilog HDL的操作符
831算術(shù)操作符
832關(guān)系操作符
833等價(jià)操作符
834位操作符
835邏輯操作符
836縮減操作符
837移位操作符
838條件操作符
839拼接和復(fù)制操作符
84基本邏輯門(mén)電路的Verilog HDL
841與門(mén)的Verilog HDL描述
842或門(mén)的Verilog HDL描述
843非門(mén)的Verilog HDL描述
844與非門(mén)的Verilog HDL描述
845或非門(mén)的Verilog HDL描述
846緩沖器電路的Verilog HDL描述
847與或非門(mén)的Verilog HDL描述
85Verilog HDL的描述方式
851門(mén)級(jí)描述
852數(shù)據(jù)流級(jí)描述
853行為級(jí)描述
86組合邏輯電路的Verilog HDL實(shí)現(xiàn)
861數(shù)值比較器
862編碼器
863譯碼器
87觸發(fā)器的Verilog HDL實(shí)現(xiàn)
871維持阻塞D觸發(fā)器
872集成D觸發(fā)器
873邊沿型JK觸發(fā)器
874集成JK觸發(fā)器
88時(shí)序邏輯電路的Verilog HDL實(shí)現(xiàn)
881簡(jiǎn)單的時(shí)序邏輯電路
882復(fù)雜的時(shí)序邏輯電路
89較復(fù)雜的電路設(shè)計(jì)實(shí)踐
810本章小結(jié)
811習(xí)題
第9章脈沖波形的產(chǎn)生與整形
91概述
92555定時(shí)器
921555定時(shí)器內(nèi)部結(jié)構(gòu)
922555定時(shí)器基本功能
93用555構(gòu)成自激多諧振蕩器
931電路結(jié)構(gòu)
932工作原理
94用邏輯門(mén)構(gòu)成的自激多諧振蕩器
95石英晶體振蕩器
96單穩(wěn)態(tài)觸發(fā)器
961用555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
962集成單穩(wěn)態(tài)觸發(fā)器
963單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
97施密特觸發(fā)器
971用555構(gòu)成施密特觸發(fā)器
972施密特觸發(fā)器的應(yīng)用
98本章小結(jié)
99習(xí)題
參考文獻(xiàn)
書(shū)單推薦
