目 錄
第1章 關于集成電路測試 1
1.1 集成電路測試相關書籍和標準推薦 1
1.2 準備工作 2
1.3 一些小約定 3
1.4 英文縮寫 3
第2章 從理想電路到實際電路 7
2.1 實際的導線 7
2.1.1 開爾文連接 7
2.1.2 屏蔽與驅動保護 11
2.1.3 磁環(huán)與磁珠 13
2.2 實際的電阻 13
2.2.1 電阻的作用 13
2.2.2 實際電阻的分壓電路 14
2.3 實際的電容 15
2.3.1 電容的參數(shù)以及影響 15
2.3.2 實際電路中的電容 15
2.3.3 電壓驅動電阻電容（RC）電路的一階系統(tǒng)響應 18
2.4 實際的電感 19
2.4.1 電感的作用 19
2.4.2 實際電路中的電感 20
2.5 驅動與負載 20
2.5.1 驅動能力的限制 20
2.5.2 負載效應的影響 22
2.6 繼電器和電子開關 23
第3章 電源與測量的基本電路 26
3.1 V/I源的基本結構 26
3.1.1 整體結構 26
3.1.2 電壓輸出模式 27
3.1.3 電流輸出模式 30
3.1.4 波形發(fā)生器模式 32
3.1.5 V/I源的測量 35
3.2 V/I源的限制 35
3.2.1 輸出穩(wěn)定時間 35
3.2.2 反饋響應時間 35
3.2.3 高度模型化的V/I源 36
3.3 ATE的測量電路 39
3.3.1 電壓測量 39
3.3.2 時間測量 40
3.3.3 掃描測量 40
3.4 數(shù)字測試源 40
3.4.1 電源供電電路 40
3.4.2 直流參數(shù)測量電路 41
3.4.3 驅動輸出電路 41
3.4.4 比較輸入電路 42
3.4.5 有源負載電路 43
第4章 測試程序設計要求 45
4.1 測試程序的特殊要求 45
4.2 程序設計的風格 46
4.3 程序設計的防誤方法 46
第5章 誤差與校準 48
5.1 基于誤差的計算 48
5.1.1 基于已有的元件參數(shù)計算電路誤差 48
5.1.2 基于規(guī)格允許的誤差選擇元件參數(shù) 49
5.2 線性校準的原理與方法 49
5.3 非線性校準與數(shù)據(jù)擬合 53
第6章 模擬信號調理基礎 57
6.1 電壓放大與衰減電路 57
6.1.1 電壓放大電路 57
6.1.2 電壓衰減電路 58
6.2 電壓與電流轉換電路 58
6.2.1 電流電壓轉換 58
6.2.2 電壓電流轉換 59
6.2.3 測試三極管的VBE 60
6.3 比較電路 63
6.3.1 單限比較器 63
6.3.2 窗口比較器 63
6.3.3 滯回比較器 63
6.4 特性提取電路 65
6.4.1 峰值提取 65
6.4.2 濾波電路 66
6.4.3 采樣保持 67
6.4.4 邊沿檢測 67
6.4.5 脈寬檢測 68
6.5 信號修調電路 70
6.5.1 鉗位限幅 70
6.5.2 電平調整 70
6.5.3 隔離轉換 72
6.5.4 分頻電路 73
6.6 相位補償基礎 73
6.6.1 極點和零點 73
6.6.2 相位補償理論基礎 79
6.6.3 運放環(huán)路增益精確測量的兩種方法 86
6.6.4 相位補償?shù)撵`活運用 93
第7章 數(shù)字信號處理基礎 97
7.1 移動平均濾波 97
7.2 卷積與FIR濾波器 100
7.2.1 卷積 100
7.2.2 FIR濾波器 103
7.3 傅里葉變換 115
7.3.1 離散傅里葉變換和窗函數(shù)濾波器的頻譜 115
7.3.2 窗函數(shù)解決頻譜泄漏的應用 120
7.3.3 快速傅里葉變換 120
7.3.4 THD和SNR等頻域參數(shù)的計算 126
7.3.5 FFT計算的注意事項 130
第8章 測試方法基礎 133
8.1 開短路（Open-Short）測試 133
8.2 接觸（Contact）測試/開爾文（Kelvin）測試 134
8.3 LDO的測試 135
8.3.1 參考電壓 136
8.3.2 線性調整率 137
8.3.3 負載調整率 138
8.3.4 輸出電流（Iadj）測試 138
8.3.5 最小負載電流 139
8.3.6 紋波抑制比 140
8.3.7 輸出短路電流 141
8.4 運算放大器測試 142
8.4.1 運放的測試電路 142
8.4.2 運放VIO參數(shù)的測試 143
8.4.3 運放的CMRR參數(shù)測試 145
8.4.4 運放的輸入偏置電流測試 148
8.4.5 運放的其他參數(shù) 151
8.5 數(shù)字通信測試 151
8.5.1 數(shù)字芯片的文檔 151
8.5.2 數(shù)字IO口的DC參數(shù) 152
8.5.3 數(shù)字IO口的AC參數(shù) 152
8.5.4 I2C通信的存儲器 153
8.5.5 SPI通信的存儲器 158
第9章 測試數(shù)據(jù)分析 164
9.1 基本概念 164
9.1.1 測試結果（Test Result） 164
9.1.2 接受參照值（Accepted Reference Value） 164
9.1.3 準確度（Accuracy） 164
9.1.4 正確度（Trueness） 165
9.1.5 偏倚（Bias） 165
9.1.6 精密度（Precision） 165
9.1.7 重復性（Repeatability） 165
9.1.8 再現(xiàn)性（Reproducibility） 165
9.1.9 常用數(shù)據(jù)分析方法 165
9.2 相關性驗證（CORR） 166
9.3 重復性與再現(xiàn)性（GRR） 166
9.3.1 不同配置之間的GRR計算 167
9.3.2 儀器驗收的GRR計算 170
9.4 測試能力研究（TCS） 174
9.5 多Sites并行測試的數(shù)據(jù)驗證 176
9.6 測試數(shù)據(jù)統(tǒng)計分析圖 177
9.7 多Sites并行測試的效率以及UPH計算 177
第10章 信號和電源完整性的簡介 179
10.1 方波的傅里葉級數(shù) 179
10.2 使用一階RC電路仿真上升沿時間與帶寬的關系 184
10.3 時域反射計（TDR）與線長校準 185
10.4 測試電路的地 188
第11章 實訓平臺介紹 192
11.1 QT-8100測試系統(tǒng)功能概述 192
11.1.1 QT-8100測試系統(tǒng)可測試的器件類型 192
11.1.2 QT-8100測試系統(tǒng)適用的測試過程 193
11.1.3 QT-8100測試系統(tǒng)的基礎配置 193
11.2 QT-8100測試系統(tǒng)硬件系統(tǒng)組成 194
11.2.1 QT-8100測試系統(tǒng)的整體結構 194
11.2.2 QT-8100測試系統(tǒng)的硬件系統(tǒng)框圖 194
11.2.3 QT-8100測試系統(tǒng)的主要模塊和板卡 195
11.2.4 QT-8100測試系統(tǒng)的機架結構組成 204
11.2.5 QT-8100測試系統(tǒng)的通道資源簡介 205
11.2.6 QT-8100測試系統(tǒng)的背板簡介 207
11.2.7 QT-8100測試系統(tǒng)的培訓板簡介 208
11.3 QT-8100測試系統(tǒng)軟件系統(tǒng)組成 209
第12章 測試方案開發(fā)簡介 211
12.1 測試程序開發(fā)流程 211
12.2 測試程序的執(zhí)行過程 211
12.3 測試函數(shù)的完整結構 213
12.4 測試方案開發(fā)流程 214
第13章 LDO的測試 216
13.1 Datasheet與Testplan的分析 216
13.1.1 Datasheet里的總體性能描述 216
13.1.2 Datasheet里的電氣特性 217
13.1.3 Testplan里的測試規(guī)格 218
13.1.4 Testplan里的測試方法 218
13.2 測試方案的設計與調試 222
13.2.1 Open-Short測試 222
13.2.2 線性調整率 225
13.2.3 負載調整率 227
13.2.4 參考電壓 230
13.2.5 調整腳電流 234
13.2.6 最小負載電流 236
13.2.7 最大負載電流 239
13.2.8 電源紋波抑制比 241
第14章 集成運算放大器的測試 246
14.1 集成運算放大器的基本特性 246
14.1.1 特征 246
14.1.2 工作模式 246
14.2 Datasheet的分析 247
14.2.1 重要特性 247
14.2.2 引腳定義與封裝 247
14.2.3 功能原理框圖 248
14.2.4 電氣特性 249
14.3 集成運算放大器的測試方法 250
14.3.1 運放的VIO（VOS）參數(shù)測試 250
14.3.2 運放的CMRR參數(shù)測試 250
14.3.3 運放的IB（IIB）參數(shù)測試 250
14.3.4 運放的VOH＆VOL參數(shù)測試 251
14.3.5 運放的IQ（ICC）參數(shù)測試 251
14.3.6 運放的PSRR參數(shù)測試 251
14.3.7 運放的開環(huán)電壓增益AVO（AVOL）參數(shù)測試 252
14.3.8 運放的壓擺率（Slew Rate，SR）參數(shù)測試 253
14.4 Test plan的分析 254
14.5 測試方案的設計 255
14.5.1 連續(xù)性（Continuity） 255
14.5.2 靜態(tài)電流IQ 256
14.5.3 輸出高電平VOH，輸出低電平VOL 257
14.5.4 輸入失調電壓（VOS） 257
14.5.5 輸入偏置電流（IB），輸入失調電流（IOS） 258
14.5.6 電源抑制比（PSRR） 259
14.5.7 共模抑制比（CMRR） 259
14.5.8 開環(huán)放大倍數(shù)AVOL 259
14.5.9 壓擺率（SR） 260
14.5.10 ATE的資源分配 261
14.6 測試函數(shù)的編寫 261
14.6.1 測試工程的新建 261
14.6.2 測試程序的PIN MAP設置 262
14.6.3 測試程序的Datasheet與Bin設置 262
14.6.4 測試函數(shù)的編寫 263
14.7 測試程序的調試 275
14.7.1 測試項目的啟動 275
14.7.2 測試項目的調試 275
14.7.3 測試結果 276
第15章 I2C接口的EEPROM存儲器測試 277
15.1 Datasheet與Testplan的分析 277
15.1.1 Datasheet里的總體性能描述 277
15.1.2 Datasheet里的存儲空間介紹 278
15.1.3 Datasheet里的物理連接介紹 280
15.1.4 Datasheet里的I2C總線介紹 282
15.1.5 Datasheet里的直流參數(shù)含義 285
15.1.6 Testplan的分析 286
15.2 測試方案的設計與調試 287
15.2.1 測試電路的設計 287
15.2.2 測試工程的新建 287
15.2.3 測試程序的PIN MAP設置 288
15.2.4 測試程序的Datasheet與Bin設置 289
15.2.5 連續(xù)性測試 289
15.2.6 IIL/IIH/ISB的測試 292
15.2.7 Func_AA的測試 295
附錄 采樣定理以及ADC的量化噪聲 305
參考文獻 319