FPGA開發(fā)實用教程——基于Xilinx和Verilog HDL(微課版)
定 價:49 元
- 作者:鐘世達 等
- 出版時間:2023/2/1
- ISBN:9787121449062
- 出 版 社:電子工業(yè)出版社
- 中圖法分類:TP312
- 頁碼:224
- 紙張:
- 版次:01
- 開本:16開
本書以FPGA高級開發(fā)系統(tǒng)為平臺,安排了12個實驗,所有實驗均詳細介紹了實驗內(nèi)容、實驗原理,并且都有詳細的步驟和源代碼,以確保讀者能夠參照本書內(nèi)容順利完成實驗。每章的最后都安排了任務(wù),作為本章實驗的延伸和拓展。本書中的程序均按照《Verilog HDL程序設(shè)計規(guī)范》(LY-STD010—2019)來編寫,所有實驗均基于模塊化設(shè)計,以便于將模塊應(yīng)用在不同的項目和產(chǎn)品中。 本書配有豐富的資料包,包括FPGA高級開發(fā)系統(tǒng)原理圖、例程、軟件包、硬件包,以及配套的PPT、視頻等。這些資料會持續(xù)更新,下載鏈接可通過微信公眾號“卓越工程師培養(yǎng)系列”獲取。
鐘世達,2013年3月畢業(yè)于英國南安普頓大學,電子信息專業(yè),博士學位。2013年至2016年在英國南安普敦大學進行博士后研究,2016年至2018年與南安普頓無線通信研究團隊共同創(chuàng)立英國AccelerComm公司,致力于將符合5G標準的超低延時和超高吞吐量的Polar碼算法進行芯片的IP化和商業(yè)化。2018年至今在深圳大學電子與信息工程學院工作,任助理教授,先后獲得深圳市"孔雀計劃”高層次引進人才、南山區(qū)"領(lǐng)航人才”等榮譽。鐘世達博士主要從事大規(guī)模集成電路的可測試性設(shè)計、SOC低功耗集成電路設(shè)計、5G信道編碼算法和智能多天線(MIMO)通信技術(shù)的開發(fā)及其在SDR或FPGA平臺上的實現(xiàn)、邊緣計算算法的軟硬件一體化設(shè)計。以第一作者、通信作者發(fā)表國內(nèi)外期刊、會議論文20余篇,申請發(fā)明專利10余項
第1章 FPGA和開發(fā)環(huán)境 1
1.1 FPGA基礎(chǔ)概念 1
1.2 FPGA開發(fā)流程 6
1.3 XC6SLX16芯片介紹 7
1.4 FPGA開發(fā)工具的安裝和配置 9
1.5 Verilog HDL語法基礎(chǔ) 16
1.6 FPGA高級開發(fā)系統(tǒng)簡介 23
1.7 FPGA高級開發(fā)系統(tǒng)可以開展的部分
實驗 25
本章任務(wù) 25
本章習題 25
第2章 分頻器實驗 27
2.1 實驗內(nèi)容 27
2.2 實驗原理 27
2.3 實驗步驟 29
本章任務(wù) 48
本章習題 49
第3章 流水燈實驗 50
3.1 實驗內(nèi)容 50
3.2 實驗原理 50
3.3 實驗步驟 52
本章任務(wù) 56
本章習題 56
第4章 獨立按鍵去抖實驗 57
4.1 實驗內(nèi)容 57
4.2 實驗原理 57
4.3 實驗步驟 61
本章任務(wù) 67
本章習題 67
第5章 七段數(shù)碼管顯示實驗 68
5.1 實驗內(nèi)容 68
5.2 實驗原理 68
5.3 實驗步驟 73
本章任務(wù) 77
本章習題 77
第6章 矩陣鍵盤掃描實驗 78
6.1 實驗內(nèi)容 78
6.2 實驗原理 78
6.3 實驗步驟 85
本章任務(wù) 90
本章習題 91
第7章 OLED顯示實驗 92
7.1 實驗內(nèi)容 92
7.2 實驗原理 92
7.3 實驗步驟 96
本章任務(wù) 105
本章習題 105
第8章 串口通信實驗 106
8.1 實驗內(nèi)容 106
8.2 實驗原理 106
8.3 實驗步驟 113
本章任務(wù) 129
本章習題 129
第9章 讀寫外部EEPROM實驗 130
9.1 實驗內(nèi)容 130
9.2 實驗原理 130
9.3 實驗步驟 138
本章任務(wù) 147
本章習題 148
第10章 讀寫外部Flash實驗 149
10.1 實驗內(nèi)容 149
10.2 實驗原理 149
10.3 實驗步驟 156
本章任務(wù) 165
本章習題 165
第11章 SHT20溫/濕度測量實驗 166
11.1 實驗內(nèi)容 166
11.2 實驗原理 166
11.3 實驗步驟 170
本章任務(wù) 177
本章習題 177
第12章 DAC實驗 178
12.1 實驗內(nèi)容 178
12.2 實驗原理 178
12.3 實驗步驟 188
本章任務(wù) 194
本章習題 194
第13章 ADC實驗 195
13.1 實驗內(nèi)容 195
13.2 實驗原理 195
本章任務(wù) 203
本章習題 203
附錄A FPGA開發(fā)常用模塊引腳約束 204
附錄B 《Verilog HDL程序設(shè)計規(guī)范》
(LY-STD010 —2019)簡介 207
附錄C ASCII碼表 214
參考文獻 215