高速數(shù)字系統(tǒng)設(shè)計(jì)與分析教程
定 價(jià):89 元
- 作者:郭利文, 鄧月明, 李哲濤編著
- 出版時(shí)間:2021/12/1
- ISBN:9787512437203
- 出 版 社:北京航空航天大學(xué)出版社
- 中圖法分類:TP271
- 頁(yè)碼:388
- 紙張:膠版紙
- 版次:1
- 開本:24cm
本書從高速數(shù)字系統(tǒng)設(shè)計(jì)與分析的各個(gè)方面、各個(gè)層次來進(jìn)行闡述分析。把數(shù)字系統(tǒng)劃分為元件、接口、板級(jí)和系統(tǒng), 分別從理論和實(shí)際應(yīng)用進(jìn)行闡述--不僅涉及線路和接口設(shè)計(jì), 還會(huì)涉及芯片封裝布局以及PCB、PCBA布局; 不僅涉及板內(nèi)設(shè)計(jì), 還會(huì)涉及板間設(shè)計(jì); 不僅涉及電磁兼容, 還會(huì)涉及系統(tǒng)散熱等。全書圖文并茂, 深入淺出, 理論結(jié)合實(shí)際, 由易入難詳細(xì)地介紹了如何進(jìn)行高速數(shù)字系統(tǒng)設(shè)計(jì)與分析。
第1章 概述
1.1 數(shù)字電路的發(fā)展歷程
1.2 高速數(shù)字系統(tǒng)特征
1.3 高速數(shù)字系統(tǒng)的幾個(gè)重要概念
1.3.1 時(shí)域與頻域
1.3.2 傅里葉變換
1.3.3 轉(zhuǎn)折頻率與信號(hào)帶寬
1.3.4 集總式系統(tǒng)與分布式系統(tǒng)
1.3.5 電子的傳輸速度
1.3.6 信號(hào)完整性
1.3.7 電源完整性
1.3.8 EMC
1.4 高速數(shù)字系統(tǒng)的設(shè)計(jì)流程
1.5 本章小結(jié)
1.6 思考與練習(xí)
第2章 常見的高速數(shù)字系統(tǒng)
2.1 概述
2.2 x86系統(tǒng)
2.3 Arm系統(tǒng)
2.4 POWER系統(tǒng)
2.5 MIPS及龍芯系統(tǒng)
2.6 GPU系統(tǒng)
2.7 DSP系統(tǒng)
2.8 FPGA系統(tǒng)
2.9 RISC-V系統(tǒng)
2.10 本章小結(jié)
2.11 思考與練習(xí)
第3章 被動(dòng)元器件基礎(chǔ)
3.1 阻抗
3.2 電阻
3.2.1 理想電阻
3.2.2 電阻器
3.3 O歐姆電阻
3.4 介質(zhì)
3.5 電容
3.5.1 理想電容
3.5.2 平行板電容
3.5.3 球面電容
3.5.4 均衡橫截面的單位長(zhǎng)度電容
3.5.5 電容器
3.6 電感
3.6.1 理想電感
3.6.2 自感、互感、有效電感、局部電感
3.6.3 趨膚效應(yīng)
3.6.4 鄰近效應(yīng)
3.6.5 回路電感
3.6.6 電感器
3.7 磁珠
3.8 本章小結(jié)
3.9 思考與練習(xí)
第4章 數(shù)字電路與接口技術(shù)
4.1 數(shù)值描述
4.1.1 邏輯門的基本特性
4.1.2 輸入/輸出電平和電流閾值
4.1.3 扇入和扇出
4.1.4 噪聲容限
4.1.5 傳輸延遲
4.1.6 功耗和延時(shí)-功耗積
4.2 CMOS的門閂效應(yīng)
4.3 基礎(chǔ)邏輯門
4.3.1 CMOS門
……
第5章 時(shí)鐘與時(shí)序
第6章 總線技術(shù)
第7章 傳輸線理論基礎(chǔ)
第8章 電源設(shè)計(jì)與管理
附錄A Verilog HDL關(guān)鍵字表
附錄B 8b/10b編碼表
參考文獻(xiàn)