《半導體先進封裝技術》作者在半導體封裝領域擁有40多年的研發(fā)和制造經(jīng)驗�！栋雽w先進封裝技術》共分為11章，重點介紹了先進封裝，系統(tǒng)級封裝，扇入型晶圓級/板級芯片尺寸封裝，扇出型晶圓級/板級封裝，2D、2.1D和2.3D IC集成，2.5D IC集成，3D IC集成和3D IC封裝，混合鍵合，芯粒異質集成，低損耗介電材料和先進封裝未來趨勢等內容。通過對這些內容的學習，能夠讓讀者快速學會解決先進封裝問題的方法。
《半導體先進封裝技術》可作為高等院校微電子學與固體電子學、電子科學與技術、集成電路科學與工程等專業(yè)的高年級本科生和研究生的教材和參考書，也可供相關領域的工程技術人員參考。
1.作者劉漢誠博士是Unimicron公司CEO、IEEE/ASME/IMAPS會士，在半導體封裝領域擁有40多年的研發(fā)和制造經(jīng)驗。
2.內容源自工程實踐，涵蓋各種先進封裝技術，是解決先進封裝問題的實用指南。
3.采用彩色印刷，包含550多張彩色圖片，圖片清晰、精美，易于閱讀理解。
當前半導體產業(yè)有五個確定的增長引擎，它們分別是：①移動終端，如智能手機、智能手表、可穿戴設備、筆記本電腦和平板電腦；②高性能計算（HPC），也被稱為超級計算，它能夠在超級計算機上高速處理數(shù)據(jù)和進行復雜的計算；③自動駕駛汽車；④物聯(lián)網(wǎng)（internet of things，IoT），如智慧工廠和智慧醫(yī)療；⑤用于云計算的大數(shù)據(jù)和用于邊緣計算的實時數(shù)據(jù)處理。
封裝技術專家正在使用各種先進的封裝方法如倒裝芯片、晶圓級/板級芯片尺寸封裝；扇出型晶圓級/板級封裝；封裝堆疊（PoP）；硅通孔；2.1D、2.3D、2.5D以及3D IC集成；高帶寬存儲器（HBM）；多芯片模組；系統(tǒng)級封裝（SiP）；異質集成；芯粒技術；互連橋等，以容納（封裝）面向這五類主要應用的半導體器件。
系統(tǒng)技術的驅動力，如5G（第五代標準寬帶蜂窩網(wǎng)絡技術）和AI（人工智能，是指任何能讓計算機模擬人類智力的技術），也正在持續(xù)推動這五類半導體應用的增長。由于5G和AI的推動，半導體器件的速度不斷提高、密度不斷增加、焊盤節(jié)距不斷減小、芯片尺寸不斷增大，同時功耗也隨之增加。所有這些變化都為半導體先進封裝技術提供了新的機遇和挑戰(zhàn)。
可是，對于大多數(shù)從業(yè)的工程師和管理人員以及科研工作人員而言，先進封裝仍沒有得到很好理解。目前無論是工業(yè)界還是學術界，都亟需一本能對當前先進封裝技術進行全面講解的書籍�！栋雽w先進封裝技術》寫作的目的就是為了讓讀者能快速學會解決先進封裝問題的方法；通過閱讀本書，還可以學習到在做系統(tǒng)級決策時所必須具備的折中意識。
《半導體先進封裝技術》共分為11章，它們分別是：①先進封裝；②系統(tǒng)級封裝；③扇入型晶圓級/板級芯片尺寸封裝；④扇出型晶圓級/板級封裝；⑤2D、2.1D和2.3D IC集成；⑥2.5D IC集成；⑦3D IC集成和3D IC封裝；⑧混合鍵合；⑨芯粒異質集成；⑩低損耗介電材料；先進封裝未來趨勢。
第1章先簡要介紹了什么是先進封裝。隨后列出了16種不同的先進封裝技術，并針對每一種先進封裝技術給出一個案例。該章還簡要討論了技術驅動、半導體器件和封裝三者之間的關系。
第2章介紹了系統(tǒng)級封裝（SiP）技術及其組裝工藝，如表面安裝技術（SMT）和倒裝芯片（FC）技術。該章首先還介紹了片上系統(tǒng)（SoC）的概念和系統(tǒng)級封裝的概念，并對兩者做出區(qū)分。
第3章詳細介紹了扇入型晶圓級/板級芯片尺寸封裝。該章分為4個部分：①扇入型晶圓級芯片尺寸封裝；②扇入型板級芯片尺寸封裝；③6面模塑晶圓級芯片尺寸封裝；④6面模塑板級芯片尺寸封裝。
第4章介紹了扇出型晶圓級/板級封裝。該章分為6個部分：①扇出型（先上晶且面朝下）晶圓級封裝；②扇出型（先上晶且面朝下）板級封裝；③扇出型（先上晶且面朝上）晶圓級封裝；④扇出型（先上晶且面朝上）板級封裝；⑤扇出型（后上晶或先RDL）晶圓級封裝；⑥扇出型（后上晶或先RDL）板級封裝。
第5章簡單介紹了2D、2.1D和2.3D IC集成，并就每一種封裝技術給出相應案例。該章還簡要介紹了再布線層（RDL）的概念，包括有機RDL、無機RDL和混合RDL。
第6章簡單介紹了2.5D IC集成（或無源TSV轉接板），并給出幾個相應案例。該章還提及了2.5D IC集成的開端以及近期新進展。
第7章介紹了3D IC封裝（無TSV）和3D IC集成（含TSV）或有源TSV轉接板以及相應的案例。該章還提及了高帶寬存儲器（HBM）的概念。
第8章討論了混合鍵合，也介紹了Cu-Cu熱壓鍵合（TCB）、SiO2-SiO2熱壓鍵合以及室溫Cu-Cu熱壓鍵合。該章還簡要提及了一些混合鍵合技術的新進展。
第9章簡單介紹了芯粒異質集成及其優(yōu)缺點，還簡要介紹了DARPA的COSMOS、DAHI、CHIPS和SHIP項目。
第10章系統(tǒng)介紹了近幾年文獻報道的高速高頻應用中介電材料的Df和Dk性質，并首先說明了為什么5G應用中需要用到低Df、Dk以及低熱膨脹系數(shù)的介電材料。
第11章介紹了先進封裝技術未來趨勢及其組裝工藝，主要是未來半導體行業(yè)SoC和芯粒發(fā)展的趨勢。該章還簡要討論了COVID-19對半導體行業(yè)的影響。
《半導體先進封裝技術》服務的主要對象是以下三類專業(yè)人員：①對于諸如2D扇出型（先上晶）IC集成、2D倒裝IC集成、封裝堆疊、系統(tǒng)級封裝或異質集成、2D扇出型（后上晶）IC集成、2.1D倒裝IC集成、2.1D含互連橋倒裝IC集成、2.1D含互連橋扇出IC集成、2.3D扇出型（先上晶）IC集成、2.3D倒裝IC集成、2.3D扇出型（后上晶）IC集成、2.5D（焊料凸點）IC集成、2.5D（微凸點）IC集成、微凸點3D IC集成、微凸點芯粒3D IC集成、無凸點3D IC集成以及無凸點芯粒3D IC集成等先進封裝感興趣的專業(yè)人員；②在實際生產中遭遇封裝問題并想要理解和學習更多解決問題方法的技術人員；③希望為產品選擇一個可靠的、創(chuàng)新的、高性能、高密度、低功耗以及性價比高的先進封裝方法的專業(yè)人士�！栋雽w先進封裝技術》同樣也可以作為有志成為微電子、光電子行業(yè)未來的管理人員、科學家以及工程師的大學本科生和研究生的教科書。
我希望在先進封裝技術快速發(fā)展的今天，當各位在面臨挑戰(zhàn)性難題的時候，《半導體先進封裝技術》可以為各位提供有價值的參考。我也希望它有
劉漢誠（John H.Lau）博士，美國電氣電子工程師學會（IEEE）會士、美國機械工程師學會（ASME）會士及國際微電子與封裝學會（IMAPS）會士。他曾在美國加利福尼亞州惠普實驗室/安捷倫公司擔任資深科學家超過25年。他獲得了伊利諾伊大學厄巴納-香檳分校理論和應用力學博士學位；在半導體封裝領域擁有40多年的研發(fā)和制造經(jīng)驗，研究領域為芯片異構集成、SiP、TSV、扇出型/扇入型晶圓級/板級封裝、MEMS、mini/ micro LED、3D IC集成、SMT和焊接力學等；發(fā)表500多篇論文，發(fā)明30多項專利，舉辦 300多場講座，撰寫20多部教科書；獲得ASME、IEEE、SME等學會頒發(fā)的多項榮譽。
前言
第1章 先進封裝1
1.1 引言1
1.2 半導體的應用1
1.3 系統(tǒng)技術的驅動力1
1.3.1 AI 1
1.3.2 5G 2
1.4 先進封裝概述3
1.4.1 先進封裝種類3
1.4.2 先進封裝層級3
1.5 2D扇出型（先上晶）IC集成5
1.6 2D倒裝芯片IC集成5
1.7 PoP、SiP和異質集成6
1.8 2D扇出型（后上晶）IC集成8
1.9 2.1D倒裝芯片IC集成8
1.10 含互連橋的2.1D倒裝芯片IC集成9
1.11 含互連橋的2.1D扇出型IC集成9
1.12 2.3D扇出型（先上晶）IC集成10
1.13 2.3D倒裝芯片IC集成10
1.14 2.3D扇出型（后上晶）IC集成11
1.15 2.5D（C4凸點）IC集成12
1.16 2.5D（C2凸點）IC集成12
1.17 微凸點3D IC集成13
1.18 微凸點芯粒3D IC集成14
1.19 無凸點3D IC集成14
1.20 無凸點芯粒3D IC集成15
1.21 總結和建議15
參考文獻16
第2章 系統(tǒng)級封裝22
2.1 引言22
2.2 片上系統(tǒng)22
2.3 SiP概述23
2.4 SiP的使用目的23
2.5 SiP的實際應用23
2.6 SiP舉例24
2.7 SMT25
2.7.1 PCB26
2.7.2 SMD28
2.7.3 焊膏29
2.7.4 模板印刷焊膏和自動光學檢測30
2.7.5 SMD的拾取和放置32
2.7.6 對PCB上的SMD的AOI33
2.7.7 SMT焊料回流33
2.7.8 缺陷的AOI和X射線檢測34
2.7.9 返修35
2.7.10 總結和建議36
2.8 倒裝芯片技術36
2.8.1 基于模板印刷的晶圓凸點成型技術37
2.8.2 C4晶圓凸點成型技術38
2.8.3 C2晶圓凸點成型技術40
2.8.4 倒裝芯片組裝C4/C2凸點批量回流（CUF）40
2.8.5 底部填充提升可靠性42
2.8.6 倒裝芯片組裝C4/C2凸點的小壓力熱壓鍵合（CUF）44
2.8.7 倒裝芯片組裝C2凸點的大壓力熱壓鍵合（NCP）45
2.8.8 倒裝芯片組裝C2凸點的大壓力熱壓鍵合（NCF）45
2.8.9 一種先進的倒裝芯片組裝C2凸點液相接觸熱壓鍵合47
2.8.10 總結和建議53
參考文獻54
第3章 扇入型晶圓級/板級芯片尺寸封裝63
3.1 引言63
3.2 扇入型晶圓級芯片尺寸封裝（WLCSP）65
3.2.1 封裝結構65
3.2.2 WLCSP的關鍵工藝步驟67
3.2.3 WLCSP在PCB上的組裝68
3.2.4 WLCSP在PCB上組裝的熱仿真68
3.2.5 總結和建議74
3.3 扇入型板級芯片尺寸封裝（PLCSP）75
3.3.1 測試芯片75
3.3.2 測試封裝體76
3.3.3 PLCSP工藝流程77
3.3.4 PLCSP的PCB組裝83
3.3.5 PLCSP PCB組裝的跌落試驗84
3.3.6 PLCSP PCB組裝的熱循環(huán)試驗86
3.3.7 PLCSP PCB組裝的熱循環(huán)仿真92
3.3.8 總結和建議95
3.4 6面模塑晶圓級芯片尺寸封裝96
3.4.1 星科金朋的eWLCSP97
3.4.2 聯(lián)合科技的WLCSP97
3.4.3 矽品科技的mWLCSP97
3.4.4 華天科技的WLCSP99
3.4.5 矽品科技和聯(lián)發(fā)科的mWLCSP99
3.4.6 總結和建議102
3.5 6面模塑板級芯片尺寸封裝102
3.5.1 6面模塑PLCSP的結構102
3.5.2 晶圓正面切割和EMC模塑104
3.5.3 背面減薄和晶圓背面模塑104
3.5.4 等離子體刻蝕和劃片106
3.5.5 測試的PCB106
3.5.6 6面模塑PLCSP在PCB上的SMT組裝106
3.5.7 6面模塑PLCSP的熱循環(huán)試驗108
3.5.8 6面模塑PLCSP的PCB組裝熱循環(huán)仿真111
3.5.9 總結和建議115
參考文獻115
第4章 扇出型晶圓級/板級封裝124
4.1 引言124
4.2 扇出型（先上晶且面朝下）晶圓級封裝（FOWLP）125
4.2.1 測試芯片125
4.2.2 測試封裝體126
4.2.3 傳統(tǒng)的先上晶（面朝下）晶圓級工藝127
4.2.4 異質集成封裝的新工藝128
4.2.5 干膜EMC層壓128
4.2.6 臨時鍵合另一塊玻璃支撐片128
4.2.7 再布線層130
4.2.8 焊球植球131
4.2.9 最終解鍵合131
4.2.10 PCB組裝134
4.2.11 異質集成的可靠性（跌落試驗）135
4.2.12 總結和建議137
4.3 扇出型（先上晶且面朝下）板級封裝（FOPLP）137
4.3.1 測試封裝體的異質集成138
4.3.2 一種新的Uni-SIP工藝140
4.3.3 ECM面板的干膜層壓140
4.3.4 Uni-SIP結構的層壓141
4.3.5 新ABF的層壓、激光鉆孔、去膠渣141
4.3.6 激光直寫圖形和PCB鍍銅144
4.3.7 總結和建議145
4.4 扇出型（先上晶且面朝上）晶圓級封裝146
4.4.1 測試芯片146
4.4.2 工藝流程146
4.5 扇出型（先上晶且面朝上）板級封裝148
4.5.1 封裝結構148
4.5.2 工藝流程148
4.6 扇出型（后上晶或先RDL）晶圓級封裝150
4.6.1 IME的先RDL FOWLP151
4.6.2 測試結構151
4.6.3 先RDL關鍵工藝步驟152
4.6.4 先RDL FOWLP的PCB組裝154
4.7 扇出型（后上晶或先RDL）板級封裝154
4.7.1 測試芯片154
4.7.2 測試封裝體154
4.7.3 異質集成用先RDL板級封裝157
4.7.4 RDL基板的制作157
4.7.5 晶圓凸點成型160
4.7.6 芯片-基板鍵合160
4.7.7 底部填充和EMC模塑162
4.7.8 面板/條帶轉移163
4.7.9 阻焊層開窗和表面處理163
4.7.10 植球、解鍵合和條帶切割163
4.7.11 先RDL板級封裝的PCB組裝165
4.7.12 跌落試驗結果和失效分析165
4.7.13 熱循環(huán)試驗結果和失效分析169
4.7.14 熱循環(huán)仿真174
4.7.15 總結和建議175
4.8 Mini-LED RGB顯示器的扇出型板級封裝176
4.8.1 測試mini-LED177
4.8.2 測試mini-LED RGB顯示器的SMD封裝178
4.8.3 RDL和mini-LED RGB SMD制造179
4.8.4 PCB組裝182
4.8.5 跌落試驗185
4.8.6 熱循環(huán)仿真185
4.8.7 總結和建議191
參考文獻191
第5章 2D、2.1D和2.3D IC集成200
5.1 引言200
5.2 2D IC集成引線鍵合200
5.3 2D IC集成倒裝芯片201
5.4 2D IC集成引線鍵合和倒裝芯片201
5.5 RDL202
5.5.1 有機RDL202
5.5.2 無機RDL202
5.5.3 混合RDL202
5.6 2D IC集成扇出型（先上晶）203
5.6.1 HTC的Desire 606W203
5.6.2 4顆芯片異質集成203
5.7 2D IC集成扇出型（后上晶）205
5.7.1 IME的后上晶扇出型封裝205
5.7.2 Amkor的SWIFT206
5.7.3 Amkor的SLIM207
5.7.4 矽品科技的混合RDL扇出208
5.7.5 欣興電子的扇出型后上晶工藝209
5.8 2.1D IC集成210
5.8.1 Shinko的i-THOP210
5.8.2 日立的2.1D有機轉接板212
5.8.3 日月光的2.1D有機轉接板212
5.8.4 矽品科技的2.1D有機轉接板213
5.8.5 長電科技的uFOS215
5.8.6 英特爾的EMIB216
5.8.7 應用材料的互連橋217
5.8.8 臺積電的LSI217
5.9 2.3D IC集成217
5.10 采用SAP/PCB法的2.3D IC集成218
5.10.1 Shinko的無芯板有機轉接板218
5.10.2 思科的有機轉接板219
5.11 采用扇出型（先上晶）技術的2.3D IC集成220
5.11.1 星科金朋的2.3D eWLB220
5.11.2 聯(lián)發(fā)科的扇出型（先上晶）技術222
5.11.3 日月光的FOCoS（先上晶）223
5.11.4 臺積電的InFO_oS和InFO_MS224
5.12 采用扇出型（后上晶）技術的2.3D IC集成225
5.12.1 矽品科技的NTI225
5.12.2 三星的無硅RDL轉接板225
5.12.3 日月光的FOCoS（后上晶）228
5.12.4 臺積電的多層RDL轉接板229
5.12.5 Shinko的2.3D有機轉接板229
5.12.6 欣興電子的2.3D RDL轉接板232
5.13 總結和建議247
參考文獻247
第6章 2.5D IC集成251
6.1 引言251
6.2 Leti的SoW技術（2.5D IC集成技術的起源）251
6.3 IME的2.5D IC集成技術252
6.3.1 2.5D IC集成的三維非線性局部及全局分析252
6.3.2 用于電氣和流體互連的2.5D IC集成技術254
6.3.3 雙面堆疊無源TSV轉接板256
6.3.4 作為應力（可靠性）緩沖的TSV轉接板257
6.4 中國香港科技大學雙面集成芯片的TSV轉接板技術258
6.5 中國臺灣工業(yè)技術研究院的2.5D IC集成259
6.5.1 雙面集成芯片TSV轉接板的熱管理259
6.5.2 應用于LED含嵌入式流體微通道的TSV轉接板260
6.5.3 集成有片上系統(tǒng)和存儲立方的TSV轉接板262
6.5.4 半嵌入式TSV轉接板263
6.5.5 雙面粘接芯片的TSV轉接板264
6.5.6 雙面集成芯片的TSV轉接板266
6.5.7 TSH轉接板268
6.6 臺積電的CoWoS技術270
6.7 賽靈思/臺積電的2.5D IC集成270
6.8 Altera/臺積電的2.5D IC集成273
6.9 AMD/聯(lián)電的2.5D IC集成273
6.10 英偉達/臺積電的2.5D IC集成274
6.11 臺積電CoWoS路線圖275
6.12 2.5D IC集成的近期進展276
6.12.1 臺積電的集成有深槽電容CoWoS276
6.12.2 IME 2.5D IC集成的非破壞性失效定位方法277
6.12.3 Fraunhofer的光電轉接板277
6.12.4 Dai Nippon/AGC的玻璃轉接板278
6.12.5 富士通的多層玻璃轉接板280
6.13 總結和建議280
參考文獻281
第7章 3D IC集成和3D IC封裝287
7.1 引言287
7.2 3D IC封裝287
7.2.1 3D IC封裝引線鍵合式存儲芯片堆疊287
7.2.2 3D IC封裝面對面鍵合后引線鍵合到基板291
7.2.3 3D IC封裝背對背鍵合后引線鍵合到基板292
7.2.4 3D IC封裝面對面鍵合后通過凸點/焊球到基板上293
7.2.5 3D IC封裝面對背296
7.2.6 3D IC封裝SiP中的埋入式芯片（面對面）296
7.2.7 3D IC封裝采用倒裝芯片技術的PoP298
7.2.8 3D IC封裝采用扇出技術的PoP300
7.2.9 總結和建議303
7.3 3D IC集成303
7.3.1 3D IC集成HBM標準303
7.3.2 3D IC集成HBM組裝305
7.3.3 3D IC集成采用TSV的芯片堆疊307
7.3.4 3D IC集成采用TSV的無凸點混合鍵合芯片堆疊311
7.3.5 3D IC集成無TSV的無凸點混合鍵合芯片堆疊313
7.3.6 總結和建議313
參考文獻314
第8章 混合鍵合319
8.1 引言319
8.2 Cu-Cu TCB319
8.2.1 Cu-Cu TCB的一些基本原理319
8.2.2 IBM/RPI的Cu-Cu TCB321
8.3 室溫Cu-Cu TCB321
8.3.1 室溫Cu-Cu TCB的一些基本原理321
8.3.2 NIMS/AIST/東芝/東京大學的室溫Cu-Cu TCB322
8.4 SiO2-SiO2 TCB322
8.4.1 SiO2-SiO2 TCB的一些基本原理322
8.4.2 麻省理工學院的SiO2-SiO2 TCB324
8.4.3 Leti/ 飛思卡爾/意法半導體的SiO2-SiO2 TCB325
8.5 低溫DBI326
8.5.1 低溫DBI的一些基本原理326
8.5.2 有TSV的索尼CMOS圖像傳感器328
8.5.3 無TSV（混合鍵合）的索尼CMOS圖像傳感器329
8.6 低溫混合鍵合的近期發(fā)展332
8.6.1 IME混合鍵合的熱機械性能332
8.6.2 臺積電的混合鍵合335
8.6.3 IMEC的混合鍵合338
8.6.4 格羅方德的混合鍵合339
8.6.5 三菱的混合鍵合340
8.6.6 Leti的混合鍵合341
8.6.7 英特爾的混合鍵合343
書單推薦
