第1章 計(jì)算機(jī)的基本組成

1.1 計(jì)算機(jī)的發(fā)展

1.1.1 計(jì)算機(jī)發(fā)展歷程

1.1.2 現(xiàn)代計(jì)算機(jī)的理論基礎(chǔ)

1.2 計(jì)算機(jī)系統(tǒng)簡介

1.3 硬件介紹

1.3.1 運(yùn)算器簡介

1.3.2 控制器簡介

1.3.3 主存儲器簡介

1.3.4 輸入/輸出系統(tǒng)簡介

1.4 計(jì)算機(jī)的總線

1.4.1 計(jì)算機(jī)各部件的連接方式

1.4.2 總線的分類

1.4.3 總線的結(jié)構(gòu)

1.4.4 總線控制方式

1.4.5 總線的通信方式

1.5 微型計(jì)算機(jī)整機(jī)系統(tǒng)

1.5.1 主板

1.5.2 顯示器

1.5.3 電源

習(xí)題

第2章 計(jì)算機(jī)的工作過程

2.1 馮·諾依曼關(guān)于計(jì)算機(jī)的構(gòu)想

2.2 模擬計(jì)算機(jī)系統(tǒng)

2.2.1 模擬計(jì)算機(jī)的組成

2.2.2 模擬計(jì)算機(jī)的指令系統(tǒng)

2.2.3 模擬計(jì)算機(jī)系統(tǒng)的使用方法

2.3 計(jì)算機(jī)解決問題的步驟

2.4 計(jì)算機(jī)解決問題的實(shí)例

2.5 計(jì)算機(jī)硬件性能指標(biāo)

2.5.1 機(jī)器字長

2.5.2 運(yùn)算速度

2.5.3 存儲器容量和讀/寫速度

2.5.4 緩存容量

2.5.5 輸入/輸出傳輸速率

習(xí)題

第3章 數(shù)據(jù)在計(jì)算機(jī)中的表示和運(yùn)算

3.1 概述

3.2 數(shù)值型數(shù)據(jù)的表示

3.2.1 進(jìn)位計(jì)數(shù)制

3.2.2 無符號數(shù)

3.2.3 有符號數(shù)

3.2.4 定點(diǎn)數(shù)和浮點(diǎn)數(shù)

3.3 數(shù)值型數(shù)據(jù)的運(yùn)算

3.3.1 定點(diǎn)加法與減法運(yùn)算

3.3.2 定點(diǎn)乘法運(yùn)算

3.3.3 定點(diǎn)除法運(yùn)算

3.3.4 浮點(diǎn)數(shù)的加減運(yùn)算

3.3.5 浮點(diǎn)數(shù)的乘法和除法運(yùn)算

3.4 字符的表示

3.4.1 ASCII碼

3.4.2 Unicode碼

3.4.3 漢字編碼

3.5 其他常用數(shù)據(jù)信息編碼

3.5.1 聲音編碼

3.5.2 圖像編碼

3.6 數(shù)據(jù)校驗(yàn)

3.6.1 奇偶校驗(yàn)

3.6.2 海明校驗(yàn)

3.6.3 循環(huán)冗余校驗(yàn)

習(xí)題

第4章 存儲器與存儲系統(tǒng)

4.1 存儲器概述

4.1.1 存儲器的分類

4.1.2 存儲器的性能指標(biāo)

4.2 主存儲器

4.2.1 主存儲器的基本結(jié)構(gòu)

4.2.2 半導(dǎo)體隨機(jī)存儲器

4.2.3 半導(dǎo)體只讀存儲器

4.3 存儲系統(tǒng)的層次結(jié)構(gòu)

4.3.1 速度、容量、價格的金字塔結(jié)構(gòu)

4.3.2 主存-Cache層次結(jié)構(gòu)

4.3.3 主存-外存層次結(jié)構(gòu)

4.4 主存儲器與CPU的連接

4.4.1 主存儲器與CPU的連接方法

4.4.2 存儲容量的擴(kuò)展

4.5 高速緩沖存儲器

4.5.1 Cache的工作原理

4.5.2 Cache-主存的地址映射方式

4.5.3 Cache的改進(jìn)

4.6 并行存儲器

4.6.1 雙端口存儲器

4.6.2 多體交叉并行存儲器

4.7 虛擬存儲器與輔助存儲器

4.7.1 虛擬存儲器

4.7.2 輔助存儲器

習(xí)題

第5章 輸入/輸出系統(tǒng)

5.1 輸入/輸出系統(tǒng)概述

5.1.1 輸入/輸出系統(tǒng)的功能與組成

5.1.2 輸入/輸出系統(tǒng)與主機(jī)的聯(lián)系

5.1.3 輸入/輸出設(shè)備舉例

5.2 輸入/輸出接口

5.2.1 輸入/輸出接口的功能

5.2.2 輸入/輸出接口的組成

5.2.3 輸入/輸出接口的類型

5.3 程序查詢方式

5.3.1 程序查詢方式的工作原理

5.3.2 程序查詢方式的接口電路

5.3.3 程序查詢工作方式舉例

5.4 程序中斷方式

5.4.1 中斷的工作原理

5.4.2 程序中斷方式的工作過程

5.4.3 程序中斷方式的接口電路

5.5 DMA方式

5.5.1 DMA的工作原理

5.5.2 DMA的接口電路

5.5.3 DMA方式與程序中斷方式性能比較

習(xí)題

第6章 指令系統(tǒng)

6.1 指令系統(tǒng)概述

6.1.1 指令與指令系統(tǒng)

6.1.2 指令系統(tǒng)的描述語言——機(jī)器語言與匯編語言

6.1.3 匯編語言的基本語法

6.2 指令的格式

6.2.1 地址碼字段的格式

6.2.2 操作碼字段的格式

6.3 指令的尋址方式

6.3.1 指令尋址方式

6.3.2 操作數(shù)尋址方式

6.4 指令的類型與功能

6.4.1 數(shù)據(jù)傳送類指令

6.4.2 算術(shù)/邏輯運(yùn)算指令

6.4.3 程序控制類指令

6.4.4 輸入/輸出類指令

6.4.5 其他指令

6.5 典型指令格式實(shí)例

6.6 RISC計(jì)算機(jī)系統(tǒng)

6.6.1 RISC的產(chǎn)生和發(fā)展

6.6.2 RISC的特點(diǎn)

6.6.3 RISC和CISC的比較

習(xí)題

第7章 控制單元功能分析與設(shè)計(jì)

7.1 中央處理器

7.1.1 中央處理器簡介

7.1.2 中央處理器的基本組成

7.2 控制器的構(gòu)成

7.2.1 控制器簡介

7.2.2 控制器的基本組成

7.3 指令周期

7.3.1 指令周期的基本概念

7.3.2 指令周期的數(shù)據(jù)流

7.4 中斷系統(tǒng)

7.4.1 中斷系統(tǒng)簡介

7.4.2 中斷處理過程

7.5 控制單元功能分析

7.5.1 控制單元的外特性

7.5.2 多級時序系統(tǒng)

7.5.3 控制方式

7.5.4 控制單元功能分析舉例

7.6 控制單元設(shè)計(jì)思路

7.6.1 組合邏輯控制單元設(shè)計(jì)思路

7.6.2 微程序控制單元設(shè)計(jì)思路

7.6.3 微程序控制單元的組成

7.6.4 微