本書以目前流行的XilinxZYNQ-7000系列FPGA為平臺，以VerilogHDL和C/C++語言為基礎(chǔ)，結(jié)合作者多年的教學經(jīng)驗，系統(tǒng)介紹了FPGA基礎(chǔ)知識及ZYNQ架構(gòu)、VerilogHDL語法規(guī)則、組合/時序邏輯電路一般設(shè)計方法、數(shù)字邏輯電路HDL設(shè)計、SoC嵌入式開發(fā)及VitisHLS使用方法等內(nèi)容。全書以PYNQ-Z2為開發(fā)平臺，以Vivado、Vitis和VitisHLS為開發(fā)工具，由淺入深、循序漸進，通過多個設(shè)計實例，讓讀者逐步掌握純FPGA設(shè)計、SoC嵌入式開發(fā)以及HLSIP生成與優(yōu)化等主流設(shè)計方法。