第 1章 計算機系統(tǒng)結(jié)構(gòu)概述 1 1.1　計算機系統(tǒng)　1 1.1.1　現(xiàn)代計算機起源和發(fā)展過程　1 1.1.2　通用計算機系統(tǒng)結(jié)構(gòu)　3 1.1.3　計算機系統(tǒng)類型　4 1.1.4　處理器發(fā)展趨勢　6 1.1.5　關(guān)鍵部件發(fā)展　10 1.2　計算機系統(tǒng)結(jié)構(gòu)　13 1.2.1　計算機系統(tǒng)結(jié)構(gòu)定義　13 1.2.2　計算機系統(tǒng)結(jié)構(gòu)范疇　15 1.2.3　計算機系統(tǒng)結(jié)構(gòu)并行分類　15 1.3　計算機系統(tǒng)評價指標　16 1.3.1　性能指標　16 1.3.2　能耗和功率　17 1.3.3　成本和價格　20 1.3.4　可靠度　20 1.4　計算機系統(tǒng)設(shè)計原則　22 1.4.1　計算機設(shè)計原則　22 1.4.2　Amdahl定律　25 1.4.3　處理器性能公式（Iron定律）　26 1.5　計算機系統(tǒng)性能評價　28 1.5.1　性能測量方法　29 1.5.2　性能綜合評價方法　30 習　題　31 第　2章 計算機指令集　33 2.1　計算機指令集　33 2.1.1計算機指令集概述　34 2.1.2指令集體系架構(gòu)　35 2.1.3指令集數(shù)據(jù)存取模式　37 2.2　編址和尋址方式　38 2.2.1內(nèi)存編址　38 2.2.2尋址模式　40 2.2.3數(shù)據(jù)類型　41 2.3　指令類型及格式　42 2.3.1　指令類型　42 2.3.2　控制流指令　43 2.3.3　指令格式　44 2.5　編譯器　46 2.5.1　編譯器架構(gòu)　47 2.5.2　編譯優(yōu)化　48 2.5.3　多媒體指令　49 2.5.4　擴展指令集　50 2.6　RISC-V指令集　52 習　題　56 第3章　指令流水線　59 3.1　指令集實現(xiàn)　59 3.1.1　基本邏輯電路　59 3.1.2　處理器單周期實現(xiàn)　60 3.2　指令流水線　63 3.2.1　流水線概念　63 3.2.2　RISC流水線　65 3.2.3流水線基本性能　69 3.3　流水線沖突　70 3.3.1　有停頓流水線性能　70 3.3.2　結(jié)構(gòu)沖突　71 3.3.3　數(shù)據(jù)沖突　72 3.3.3　分支沖突　75 3.3.5　分支預(yù)測　79 3.4　流水線實現(xiàn)　83 習題　86 第4章　指令級并行處理　90 4.1　指令級并行概念　90 4.2　靜態(tài)指令調(diào)度　91 4.2.1　基本流水線調(diào)度和循環(huán)展開　91 4.2.2　編譯器靜態(tài)指令調(diào)度原則　95 4.3　動態(tài)指令調(diào)度　95 4.3.1　指令動態(tài)調(diào)度思想　96 4.3.2　Tomasulo動態(tài)調(diào)度機制　97 4.4　高級動態(tài)分支預(yù)測　106 4.5　多線程　108 4.5.1多線程技術(shù)　108 4.5.2　同時多線程超標量處理器　110 4.6華為泰山處理器　111 習題　112 第5章　內(nèi)存系統(tǒng)　119 5.1　內(nèi)存系統(tǒng)概述　119 5.1.1　存儲層次結(jié)構(gòu)　119 5.1.2　內(nèi)存主要類型　123 5.2　Cache機制　123 5.2.1　緩存組織　126 5.2.2　緩存性能　133 5.3　Cache優(yōu)化　139 5.3.1　提高命中率　142 5.4　虛擬內(nèi)存　146 5.4.1　再談存儲器層次結(jié)構(gòu)的4個問題　149 5.4.2　快速地址變換　151 5.4.3　頁大小　152 習題　152 第6章　外部存儲系統(tǒng)　159 6.1　外部存儲系統(tǒng)　159 6.1.1　存儲層次　159 6.1.2　主流存儲介質(zhì)　161 6.2輸入/輸出系統(tǒng)結(jié)構(gòu)　166 6.2.1　I/O硬件結(jié)構(gòu)　166 6.2.2　I/O控制過程　168 6.2.3　I/O處理模式　169 6.2.4　I/O性能　171 6.4　存儲可靠性　172 6.4.1　可靠性　172 6.4.2　部件串并行系統(tǒng)的可靠性評估　173 6.5　磁盤陣列　174 6.5.1　RAID概念　174 6.5.2　RAID級別　175 6.6　存儲系統(tǒng)結(jié)構(gòu)　180 6.6.1存儲處理架構(gòu)　180 習題　182 第7章　數(shù)據(jù)級并行　184 7.1數(shù)據(jù)級并行　184 7.2向量處理器　185 7.2.1向量指令集體系結(jié)構(gòu)　185 7.2.2向量處理器工作方式　187 7.2.3　多車道　191 7.2.4　處理變長向量　192 7.2.5　處理分支向量　193 7.2.6　高帶寬內(nèi)存組　194 7.2.7處理多維數(shù)組　195 7.2.9向量體系結(jié)構(gòu)編程　196 7.3　SIMD指令集　197 7.3.1　SIMD多媒體擴展指令集　197 7.4圖像處理器　201 7.4.1　GPU編程模型　201 7.4.2　GPU計算結(jié)構(gòu)　202 7.4.7向量體系結(jié)構(gòu)、擴展指令集和GPU的異同　208 習題　210 第8章　多處理器　214 8.1　多處理器概念　214 8.1.1　多處理器體系結(jié)構(gòu)　215 8.1.2　并行處理的挑戰(zhàn)　218 8.2　互連網(wǎng)絡(luò)　219 8.2.1互連網(wǎng)絡(luò)概念　219 8.2.2互連網(wǎng)絡(luò)結(jié)構(gòu)　222 8.3　緩存一致性概念　222 8.3.1緩存一致性概念　223 8.3.2監(jiān)聽一致性協(xié)議　224 8.4　同步　230 8.4.1同步原語　230 8.4.2旋轉(zhuǎn)鎖　232 8.5　存儲順序一致性　235 8.5.1存儲順序一致性　235 習題　237 第9章　數(shù)據(jù)中心　243 9.1　數(shù)據(jù)中心概述　243 9.1.1　數(shù)據(jù)中心的先驅(qū)　243 9.1.2　數(shù)據(jù)中心的出現(xiàn)　246 9.2　數(shù)據(jù)中心的工作負載　248 9.3　數(shù)據(jù)中心的計算機體系結(jié)構(gòu)　252 9.3.1　數(shù)據(jù)中心存儲　253 9.3.2　陣列交換機　254 9.3.3　數(shù)據(jù)中心存儲層次結(jié)構(gòu)　254 9.4　數(shù)據(jù)中心的效率與成本　258 習題　267