數(shù)字電子技術(shù)基礎(chǔ)（微課版 附Multisim仿真演示視頻）
定 價(jià)：69.8 元
叢書名：新工科電子信息類新形態(tài)教材精品系列
- 作者：劉輝黃燦
- 出版時(shí)間：2024/3/1
- ISBN：9787115633057
- 出 版 社：人民郵電出版社
- 中圖法分類：TN79
- 頁(yè)碼：
- 紙張：膠版紙
- 版次：
- 開本：128開
本書是將紙質(zhì)內(nèi)容、視頻講解、功能模擬、應(yīng)用仿真、電子文檔等緊密結(jié)合的新形態(tài)教材，可以支撐高校開展線上線下混合式教學(xué)。
本書以理實(shí)一體的方式，結(jié)合Multisim仿真手段闡述邏輯代數(shù)基礎(chǔ)、組合邏輯電路、時(shí)序邏輯電路等數(shù)字電路內(nèi)容。本書共10章，分別為緒論、數(shù)制和碼制、邏輯代數(shù)、門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、計(jì)數(shù)器、存儲(chǔ)器、矩形脈沖。本書既注重理論知識(shí)的深入討論，又突出課程的實(shí)踐性與新穎性，可以滿足學(xué)生理論學(xué)習(xí)、實(shí)踐鍛煉、應(yīng)用設(shè)計(jì)等不同維度的學(xué)習(xí)需求。
本書既可作為數(shù)字電子技術(shù)課程的主修教材，又可作為數(shù)字電子技術(shù)課程理論學(xué)習(xí)、課程設(shè)計(jì)、項(xiàng)目實(shí)踐、工程實(shí)訓(xùn)的一體化綜合教材，還可供相關(guān)專業(yè)的教學(xué)、科研和工程技術(shù)人員參考使用。
1. 合理構(gòu)建知識(shí)體系，統(tǒng)籌布局教學(xué)內(nèi)容
本書以數(shù)字電子技術(shù)為載體，為學(xué)生搭建數(shù)字電路知識(shí)體系，內(nèi)容涵蓋數(shù)字電子技術(shù)基礎(chǔ)、信息編碼、邏輯代數(shù)、門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、計(jì)數(shù)器、存儲(chǔ)器、矩形脈沖等。
2. 精選典型例題習(xí)題，夯實(shí)理論知識(shí)講解
本書在眾多知識(shí)中只選取基礎(chǔ)理論知識(shí)、關(guān)鍵方法、經(jīng)典應(yīng)用等重要內(nèi)容，同時(shí)精選理論知識(shí)的重點(diǎn)和難點(diǎn)，精編豐富且典型的例題和習(xí)題，幫助學(xué)生及時(shí)鞏固所學(xué)知識(shí)，打牢理論基礎(chǔ)。
3. 強(qiáng)化理論知識(shí)應(yīng)用，培養(yǎng)創(chuàng)新設(shè)計(jì)能力
本書內(nèi)容以“理論知識(shí)學(xué)習(xí)—芯片功能模擬—經(jīng)典應(yīng)用設(shè)計(jì)”為主線，由淺入深、先易后難、循序漸進(jìn)、階梯式地培養(yǎng)學(xué)生的創(chuàng)新設(shè)計(jì)能力，加深其對(duì)理論知識(shí)的理解，同時(shí)增強(qiáng)其工程實(shí)踐能力。
4. 錄制仿真演示視頻，助力打造新形態(tài)教材
編者在合理構(gòu)建知識(shí)體系、精心編排本書內(nèi)容的基礎(chǔ)上，為本書錄制了仿真演示視頻（對(duì)書中講解的經(jīng)典應(yīng)用設(shè)計(jì)進(jìn)行Multisim仿真），并通過打造新形態(tài)教材，助力院校更加高效地開展教學(xué)工作。
劉輝：
昆明理工大學(xué)，副高級(jí)，主要從事智能信號(hào)分析與算法、智能控制理論與工程等方面的研究。作為課程負(fù)責(zé)人，主講的“數(shù)字電子技術(shù)”課程2021年被學(xué)校認(rèn)定為“一流本科課程”，教學(xué)經(jīng)驗(yàn)豐富，在培養(yǎng)學(xué)生理論水平助力實(shí)戰(zhàn)技能提升方面心得頗豐，主編過《電子技術(shù)實(shí)踐教程》等教材。
【章名目錄】
第0章 緒論
第1章 數(shù)制和碼制
第2章 邏輯代數(shù)
第3章 門電路
第4章 組合邏輯電路
第5章 觸發(fā)器
第6章 時(shí)序邏輯電路
第7章 計(jì)數(shù)器
第8章 存儲(chǔ)器
第9章 矩形脈沖
【詳細(xì)目錄】
第0章 緒論
0.1 計(jì)算機(jī)的結(jié)構(gòu)和工作原理 2
0.1.1 馮·諾依曼原理 2
0.1.2 典型的計(jì)算機(jī)硬件系統(tǒng) 3
0.1.3 微處理器的基本結(jié)構(gòu) 5
0.1.4 微處理器的工作過程與原理 7
0.1.5 程序執(zhí)行過程的實(shí)踐 8
0.1.6 計(jì)算機(jī)的程序設(shè)計(jì)語(yǔ)言 11
0.1.7 計(jì)算機(jī)的軟件和硬件 12
0.1.8 CPU的架構(gòu) 13
0.1.9 計(jì)算機(jī)的存儲(chǔ)結(jié)構(gòu) 14
0.2 嵌入式系統(tǒng) 15
0.2.1 嵌入式系統(tǒng)的發(fā)展歷程 15
0.2.2 嵌入式系統(tǒng)的特點(diǎn) 15
0.3 集成電路 16
0.3.1 集成電路的概念 16
0.3.2 集成電路的分類 16
0.3.3 集成電路的制造與封裝 17
0.4 數(shù)字技術(shù)發(fā)展歷程 18
0.5 開啟數(shù)字電子技術(shù)學(xué)習(xí)之旅 22
本章小結(jié) 23
習(xí)題 24
第1章 數(shù)制和碼制
1.1 數(shù)制 26
1.1.1 進(jìn)位計(jì)數(shù)制 26
1.1.2 數(shù)制的實(shí)踐 29
1.1.3 各種進(jìn)制之間的數(shù)值轉(zhuǎn)換 30
1.2 碼制 33
1.2.1 二-十進(jìn)制編碼 33
1.2.2 文字符號(hào)信息編碼 35
1.2.3 圖形編碼 38
本章小結(jié) 39
習(xí)題 39
第2章 邏輯代數(shù)
2.1 邏輯函數(shù)與邏輯狀態(tài) 42
2.2 基本邏輯及其復(fù)合運(yùn)算 43
2.2.1 基本邏輯運(yùn)算 43
2.2.2 復(fù)合邏輯運(yùn)算 45
2.2.3 邏輯運(yùn)算的實(shí)踐 47
2.3 邏輯代數(shù)的公式和規(guī)則 47
2.3.1 邏輯代數(shù)的基本公式 47
2.3.2 邏輯代數(shù)的重要規(guī)則 49
2.3.3 邏輯代數(shù)的公式和規(guī)則的實(shí)踐 50
2.4 邏輯函數(shù)的化簡(jiǎn)方法 51
2.4.1 邏輯函數(shù)的最簡(jiǎn)式 51
2.4.2 邏輯函數(shù)公式化簡(jiǎn) 53
2.4.3 邏輯函數(shù)公式法化簡(jiǎn)的實(shí)踐 55
2.4.4 邏輯函數(shù)卡諾圖化簡(jiǎn) 55
2.4.5 邏輯函數(shù)卡諾圖化簡(jiǎn)的實(shí)踐 59
2.5 具有約束的邏輯函數(shù)化簡(jiǎn) 61
2.5.1 約束的概念與約束條件 61
2.5.2 具有約束的邏輯函數(shù)化簡(jiǎn)方法 62
2.5.3 具有約束的邏輯函數(shù)化簡(jiǎn)的實(shí)踐 63
2.6 邏輯函數(shù)的表示法及轉(zhuǎn)換的實(shí)踐 64
2.7 用與非運(yùn)算實(shí)現(xiàn)其他邏輯運(yùn)算的實(shí)踐 68
本章小結(jié) 70
習(xí)題 70
第3章 門電路
3.1 門電路的電平邏輯 78
3.1.1 門電路的概念 78
3.1.2 高低電平與正負(fù)邏輯 79
3.2 電子開關(guān)的特性 80
3.2.1 晶體三極管和二極管的開關(guān)特性 80
3.2.2 電子開關(guān)的特性的實(shí)踐和仿真 82
3.3 分立元件門電路 82
3.3.1 晶體三極管非門電路 82
3.3.2 二極管與門電路 83
3.3.3 二極管或門電路 84
3.3.4 分立元件門電路的實(shí)踐 85
3.4 TTL集成門電路 86
3.4.1 TTL與非門電路 86
3.4.2 TTL門電路的電子特性 88
3.4.3 TTL集成門電路實(shí)踐 91
3.5 其他TTL集成門電路 92
3.6 特殊TTL集成門電路 93
3.6.1 集電極開路門 93
3.6.2 OC門的Multisim仿真 94
3.6.3 三態(tài)門 96
3.6.4 三態(tài)門電路的實(shí)踐與仿真 99
3.7 抗飽和TTL電路 100
3.8 TTL集成門電路的使用方法 102
3.9 CMOS邏輯門電路 103
3.9.1 CMOS常規(guī)門電路 104
3.9.2 CMOS特殊門電路 106
3.9.3 CMOS產(chǎn)品系列和使用注意事項(xiàng) 107
本章小結(jié) 108
習(xí)題 108
第4章 組合邏輯電路
4.1 組合邏輯電路概述 112
4.1.1 組合邏輯電路的特點(diǎn) 112
4.1.2 組合邏輯電路的表示法和分類 113
4.2 組合邏輯電路的分析和設(shè)計(jì)方法 113
4.2.1 組合邏輯電路的分析方法 113
4.2.2 組合邏輯電路分析方法的實(shí)踐與Multisim仿真 113
4.2.3 組合邏輯電路的設(shè)計(jì)方法 115
4.2.4 組合邏輯電路設(shè)計(jì)方法的實(shí)踐與Multisim仿真 116
4.3 加法器 120
4.3.1 1位加法器 120
4.3.2 全加器的Multisim仿真 122
4.3.3 多位加法器 122
4.3.4 加法器的實(shí)踐與Multisim仿真 124
4.4 比較器 125
4.4.1 4位比較器 125
4.4.2 集成比較器 125
4.4.3 比較器的實(shí)踐與Multisim仿真 126
4.5 編碼器 127
4.5.1 二進(jìn)制編碼器 128
4.5.2 優(yōu)先編碼器 129
4.5.3 編碼器的實(shí)踐與Multisim仿真 131
4.5.4 二-十進(jìn)制編碼器 132
4.5.5 10線-4線優(yōu)先編碼器的Multisim仿真 133
4.6 譯碼器 133
4.6.1 二進(jìn)制譯碼器 135
4.6.2 二進(jìn)制譯碼器的實(shí)踐與Multisim仿真 138
4.6.3 用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù) 140
4.6.4 二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)的實(shí)踐與Multisim仿真 141
4.6.5 二-十進(jìn)制譯碼器 143
4.6.6 顯示譯碼器 144
4.7 數(shù)據(jù)選擇器和數(shù)據(jù)分配器 146
4.7.1 數(shù)據(jù)選擇器 146
4.7.2 數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù) 147
4.7.3 數(shù)據(jù)選擇器的實(shí)踐 148
4.7.4 數(shù)據(jù)分配器 149
4.8 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn) 150
4.8.1 競(jìng)爭(zhēng)冒險(xiǎn)的概念及產(chǎn)生原因 150
4.8.2 險(xiǎn)象的判斷 151
4.8.3 消除競(jìng)爭(zhēng)冒險(xiǎn)的方法 152
本章小結(jié) 152
習(xí)題 153
第5章 觸發(fā)器
5.1 觸發(fā)器概述 161
5.2 基本RS觸發(fā)器 163
5.2.1 與非門組成的基本RS觸發(fā)器 163
5.2.2 或非門組成的基本RS觸發(fā)器 165
5.2.3 基本RS觸發(fā)器的表示法與特點(diǎn) 166
5.2.4 基本RS觸發(fā)器的實(shí)踐與Multisim仿真 167
5.3 同步觸發(fā)器 168
5.3.1 同步RS 觸發(fā)器 168
5.3.2 同步D觸發(fā)器 169
5.3.3 同步D觸發(fā)器的實(shí)踐與Multisim仿真 171
5.4 邊沿觸發(fā)器 173
5.4.1 邊沿D觸發(fā)器 173
5.4.2 邊沿D觸發(fā)器的實(shí)踐與Multisim仿真 177
5.4.3 邊沿JK觸發(fā)器 178
5.4.4 邊沿JK觸發(fā)器的實(shí)踐與Multisim仿真 181
5.4.5 邊沿T觸發(fā)器和T′觸發(fā)器 182
5.5 觸發(fā)器之間的轉(zhuǎn)換 183
5.5.1 觸發(fā)器之間的轉(zhuǎn)換方法和步驟 183
5.5.2 JK觸發(fā)器轉(zhuǎn)換為其他觸發(fā)器的實(shí)踐 183
5.5.3 D觸發(fā)器轉(zhuǎn)換為其他觸發(fā)器的實(shí)踐 184
5.5.4 觸發(fā)器之間轉(zhuǎn)換的實(shí)踐與Multisim仿真 185
5.6 觸發(fā)器的應(yīng)用示例 186
5.6.1 四分頻電路的分析 186
5.6.2 搶答器電路的設(shè)計(jì) 187
本章小結(jié) 189
習(xí)題 190
第6章 時(shí)序邏輯電路
6.1 時(shí)序邏輯電路概述 197
6.1.1 時(shí)序邏輯電路的特點(diǎn) 197
6.1.2 時(shí)序邏輯電路的分類 198
6.2 時(shí)序邏輯電路的分析 198
6.2.1 同步時(shí)序邏輯電路的分析 198
6.2.2 同步時(shí)序邏輯電路的Multisim仿真 199
6.2.3 時(shí)序邏輯電路的表示法 200
6.2.4 異步時(shí)序邏輯電路的分析 202
6.2.5 異步時(shí)序邏輯電路的Multisim仿真 204
6.2.6 時(shí)序邏輯電路分析總結(jié) 204
6.3 時(shí)序邏輯電路的設(shè)計(jì) 205
6.3.1 時(shí)序邏輯電路設(shè)計(jì)的一般步驟 205
6.3.2 同步時(shí)序邏輯電路設(shè)計(jì) 208
6.3.3 異步時(shí)序邏輯電路設(shè)計(jì)與Multisim仿真 210
本章小結(jié) 213
習(xí)題 214
第7章 計(jì)數(shù)器
7.1 計(jì)數(shù)器概述 218
7.2 二進(jìn)制同步計(jì)數(shù)器 219
7.2.1 二進(jìn)制同步加法計(jì)數(shù)器電路設(shè)計(jì) 219
7.2.2 二進(jìn)制同步加法計(jì)數(shù)器芯片與Multisim仿真 222
7.2.3 二進(jìn)制同步減法計(jì)數(shù)器電路設(shè)計(jì) 226
7.2.4 二進(jìn)制同步可逆計(jì)數(shù)器 229
7.2.5 集成4位二進(jìn)制同步可逆計(jì)數(shù)器 230
7.3 二進(jìn)制異步計(jì)數(shù)器 232
7.3.1 二進(jìn)制異步加法計(jì)數(shù)器電路設(shè)計(jì) 232
7.3.2 二進(jìn)制異步加法計(jì)數(shù)器芯片 235
7.3.3 二進(jìn)制異步減法計(jì)數(shù)器電路設(shè)計(jì) 236
7.4 十進(jìn)制計(jì)數(shù)器 238
7.4.1 十進(jìn)制同步計(jì)數(shù)器電路設(shè)計(jì) 239
7.4.2 十進(jìn)制同步計(jì)數(shù)器芯片與Multisim仿真 241
7.4.3 十進(jìn)制異步加法計(jì)數(shù)器電路設(shè)計(jì) 244
7.4.4 集成十進(jìn)制異步計(jì)數(shù)器芯片 248
7.5 N進(jìn)制計(jì)數(shù)器 250
7.5.1 N進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)與Multisim仿真 250
7.5.2 大容量N進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)與Multisim仿真 255
7.6 交通燈控制電路的設(shè)計(jì) 259
7.6.1 交通燈功能分析 260
7.6.2 交通燈功能模塊的分析設(shè)計(jì)與仿真 260
7.6.3 交通燈控制電路的實(shí)現(xiàn)與Multisim仿真 263
本章小結(jié) 264
習(xí)題 265
第8章 存儲(chǔ)器
8.1 存儲(chǔ)器概述 270
8.2 ROM 272
8.2.1 ROM的結(jié)構(gòu) 272
8.2.2 ROM的工作原理 274
8.3 可編程邏輯器件 277
8.4 寄存器 278
8.4.1 基本寄存器 278
8.4.2 移位寄存器 281
8.4.3 寄存器的實(shí)踐訓(xùn)練與Multisim仿真 284
8.5 彩燈控制電路的設(shè)計(jì) 287
8.5.1 彩燈控制功能分析 287
8.5.2 彩燈控制的Multisim仿真 289
本章小結(jié) 290
習(xí)題 290
第9章 矩形脈沖
9.1 矩形脈沖的特性和555定時(shí)器 293
9.1.1 矩形脈沖的特性 293
9.1.2 555定時(shí)器 293
9.2 施密特觸發(fā)器 296
9.2.1 用555定時(shí)器構(gòu)成施密特觸發(fā)器 296
9.2.2 施密特觸發(fā)器的滯回特性 297
9.2.3 施密特觸發(fā)器的應(yīng)用 298
9.2.4 施密特觸發(fā)器的Multisim仿真 298
9.3 單穩(wěn)態(tài)觸發(fā)器 299
9.3.1 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器 300
9.3.2 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用與Multisim仿真 302
9.4 多諧振蕩器 302
9.4.1 用555定時(shí)器構(gòu)成的多諧振蕩器 303
9.4.2 多諧振蕩器的Multisim仿真 306
本章小結(jié) 308
習(xí)題 308
參考文獻(xiàn) 310
書單推薦
