本書由資深模擬版圖設(shè)計工程師張海鷹編寫，本書深入淺出地介紹了使用CadenceVirtuoso版圖設(shè)計工具和MentorCalibre版圖驗證工具進(jìn)行CMOS模擬集成電路的版圖設(shè)計與驗證的全過程。通過結(jié)合CadenceVirtuoso的強大設(shè)計功能和MentorCalibre的精確驗證能力，本書旨在為讀者提供一個全面的學(xué)習(xí)路徑，從CMOS模擬集成電路的基本原理出發(fā)，詳細(xì)講解了版圖設(shè)計的基礎(chǔ)知識，進(jìn)而深入到CadenceVirtuoso和MentorCalibre的操作界面及使用技巧，以及CMOS模擬集成電路從概念設(shè)計到最終生產(chǎn)的完整流程。