第1章 數(shù)制與碼制
1.1 數(shù)制
1.1.1 計(jì)數(shù)體制
1.1.2 不同數(shù)制之間的轉(zhuǎn)換
1.2 編碼
1.2.1 二一十進(jìn)制編碼
1.2.2 可靠性編碼
1.2.3 字符編碼
1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.3.1 二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)
1.3.2 原碼、反碼、補(bǔ)碼和補(bǔ)碼運(yùn)算
本章習(xí)題
第2章 邏輯代數(shù)基礎(chǔ)
2.1 基本運(yùn)算、公式和定理
2.1.1 基本邏輯運(yùn)算

第1章  數(shù)制與碼制
  1.1  數(shù)制
    1.1.1  計(jì)數(shù)體制
    1.1.2  不同數(shù)制之間的轉(zhuǎn)換
  1.2  編碼
    1.2.1  二一十進(jìn)制編碼
    1.2.2  可靠性編碼
    1.2.3  字符編碼
  1.3  二進(jìn)制數(shù)的算術(shù)運(yùn)算
    1.3.1  二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)
    1.3.2  原碼、反碼、補(bǔ)碼和補(bǔ)碼運(yùn)算
    本章習(xí)題
第2章  邏輯代數(shù)基礎(chǔ)
  2.1  基本運(yùn)算、公式和定理
    2.1.1  基本邏輯運(yùn)算
    2.1.2  公式和定理
  2.2  邏輯函數(shù)的表示方法
    2.2.1  真值表
    2.2.2  邏輯函數(shù)表達(dá)式
    2.2.3  卡諾圖
    2.2.4  邏輯圖
  2.3  邏輯函數(shù)的化簡方法
    2.3.1  化簡的意義和最簡的概念
    2.3.2  公式法化簡
    2.3.3  圖形法化簡
    2.3.4  具有無關(guān)項(xiàng)的邏輯函數(shù)化簡
    本章習(xí)題
第3章  邏輯門電路
  3.1  概述
    3.1.1  邏輯門電路的基本概念和原理
    3.1.2  數(shù)字集成電路的分類和特點(diǎn)
  3.2  半導(dǎo)體元件的開關(guān)特性
  3.3  TTL門電路
    3.3.1  TTL與非門
    3.3.2  其他類型的TTL門電路
    3.3.3  TTL器件的選擇和使用要點(diǎn)
  3.4  CMOS門電路
    3.4.1  CMOS基本門電路
    3.4.2  其他類型的CMOS門電路
    3.4.3  CMOS器件的選擇和使用要點(diǎn)
    本章習(xí)題
第4章  組合邏輯電路
  4.1  概述
  4.2  組合邏輯電路的分析方法
  4.3  常用組合邏輯電路與器件
    4.3.1  編碼器
    4.3.2  譯碼器
    4.3.3  數(shù)據(jù)選擇器
    4.3.4  加法器
    4.3.5  數(shù)值比較器
  4.4  組合邏輯電路的設(shè)計(jì)方法
    4.4.1  用SSI器件設(shè)計(jì)組合邏輯電路舉例
    4.4.2  用MSI器件設(shè)計(jì)組合邏輯電路舉例
  4.5  組合邏輯電路中的競爭冒險(xiǎn)
    4.5.1  競爭冒險(xiǎn)的產(chǎn)生原因和分類
    4.5.2  冒險(xiǎn)現(xiàn)象的判別
    4.5.3  消除競爭冒險(xiǎn)的方法
    本章習(xí)題
第5章  觸發(fā)器
  5.1  概述
  5.2  兄s觸發(fā)器的基本特性和電路結(jié)構(gòu)
    5.2.1  基本RS觸發(fā)器
    5.2.2  同步RS觸發(fā)器
    5.2.3  主從RS觸發(fā)器
    5.2.4  觸發(fā)器的時間參數(shù)
  5.3  D觸發(fā)器
  5.4  JK觸發(fā)器
  5.5  T觸發(fā)器和T''觸發(fā)器
  5.6  常用集成觸發(fā)器及其激勵功能轉(zhuǎn)換
  本章習(xí)題
第6章  時序邏輯電路
  6.1  概述
    6.1.1  時序邏輯電路的基本概念
    6.1.2  時序邏輯電路的分類
    6.1.3  常用的時序邏輯電路模塊
  6.2  時序邏輯電路的基本結(jié)構(gòu)和描述方法
  6.3  時序邏輯電路的一般分析方法
  6.4  同步時序邏輯電路的一般設(shè)計(jì)方法
    6.4.1  同步時序邏輯電路的設(shè)計(jì)
    6.4.2  時序邏輯電路的ASM圖描述
    6.4.3  狀態(tài)化簡的一般方法
    6.4.4  狀態(tài)編碼分配的一般規(guī)則
  6.5  常用時序邏輯器件及其應(yīng)用
    6.5.1  基于MSI的時序電路分析和設(shè)計(jì)方法
    6.5.2  集成計(jì)數(shù)器及其應(yīng)用
    6.5.3  集成移位寄存器及其應(yīng)用
    6.5.4  集成寄存器和集成鎖存器
    本章習(xí)題
第7章  脈沖波形的產(chǎn)生和整形
  7.1  概述
  7.2  多諧振蕩器
    7.2.1  CMOS邏輯門組成的多諧振蕩器
    7.2.2  555定時器構(gòu)成的多諧振蕩器
    7.2.3  石英晶體振蕩器
  7.3  單穩(wěn)態(tài)觸發(fā)器
    7.3.1  CMOS微分型單穩(wěn)態(tài)觸發(fā)器
    7.3.2  555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
    7.3.3  可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器
    7.3.4  集成單穩(wěn)態(tài)觸發(fā)器
    7.3.5  單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
  7.4  施密特觸發(fā)器
    7.4.1  用門電路組成的施密特觸發(fā)器
    7.4.2  常用的集成施密特觸發(fā)器
    7.4.3  施密特觸發(fā)器的應(yīng)用
    本章習(xí)題
第8章  半導(dǎo)體存儲器
  8.1  概述
    8.1.1  分類與特點(diǎn)
    8.1.2  主要性能指標(biāo)
  8.2  只讀存儲器
    8.2.1  只讀存儲器的結(jié)構(gòu)
    8.2.2  只讀存儲器的編程及分類
  8.3  隨機(jī)存儲器
    8.3.1  隨機(jī)存儲器的基本結(jié)構(gòu)
    8.3.2  隨機(jī)存儲器的主要類型
    8.3.3  靜態(tài)隨機(jī)存儲器
    8.3.4  動態(tài)隨機(jī)存儲器
  8.4  存儲器容量的擴(kuò)展
  8.5  利用存儲器實(shí)現(xiàn)邏輯函數(shù)
  本章習(xí)題
第9章  數(shù)-模轉(zhuǎn)換和模-數(shù)轉(zhuǎn)換
  9.1  數(shù)-模轉(zhuǎn)換
    9.1.1  數(shù)-模轉(zhuǎn)換器的基本原理
    9.1.2  常用的數(shù)-模轉(zhuǎn)換技術(shù)
    9.1.3  數(shù)-模轉(zhuǎn)換器的主要技術(shù)參數(shù)
    9.1.4  集成DAC的選用
    9.1.5  數(shù)-模轉(zhuǎn)換器輸出極性的擴(kuò)展
    9.1.6  數(shù)-模轉(zhuǎn)換器的典型應(yīng)用
  9.2  模-數(shù)轉(zhuǎn)換
    9.2.1  模-數(shù)轉(zhuǎn)換器的主要參數(shù)
    9.2.2  常用的模-數(shù)轉(zhuǎn)換技術(shù)
    9.2.3  集成ADC的選用
    9.2.4  采樣-保持器的原理和指標(biāo)
  本章習(xí)題
第10章  現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法
  10.1  現(xiàn)代數(shù)字系統(tǒng)的主要構(gòu)件——可編程邏輯器件
    10.1.1  可編程器件概述
    10.1.2  可編程邏輯器件的分類與特點(diǎn)
    10.1.3  CPLD的典型結(jié)構(gòu)和原理
    10.1.4  FPGA的典型結(jié)構(gòu)和原理
    10.1.5  可編程邏輯器件的開發(fā)流程
  10.2  現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)手段——電子設(shè)計(jì)自動化
  10.3  現(xiàn)代數(shù)字系統(tǒng)的描述工具——硬件描述語言
    10.3.1  硬件描述語言Verilog-HDL簡介
    10.3.2  硬件描述語言VHDL簡介
  10.4  現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法和流程
    10.4.1  傳統(tǒng)的電路設(shè)計(jì)流程及其困境
    10.4.2  現(xiàn)代電子設(shè)計(jì)的基本流程和方法
    本章習(xí)題
參考文獻(xiàn)