第1章 Quartus Ⅱ開發(fā)流程
1.1 知識目標
1.2 能力目標
1.3 章節(jié)任務
1.4 Quartus Ⅱ軟件綜述
1.5 設計輸入
1.6 約束輸入
1.6.1 使用分配編輯器（Assignments Editor）
1.6.2 使用引腳規(guī)劃器（Pin Planner）
1.6.3 使用Settings對話框
1.7 綜合
1.7.1 使用Quartus Ⅱ軟件集成綜合
1.7.2 控制綜合
1.7.3 第三方綜合工具
1.8 布局布線 第1章  Quartus Ⅱ開發(fā)流程
  1.1  知識目標
  1.2  能力目標
  1.3  章節(jié)任務
  1.4  Quartus Ⅱ軟件綜述
  1.5  設計輸入
  1.6  約束輸入
    1.6.1  使用分配編輯器（Assignments Editor）
    1.6.2  使用引腳規(guī)劃器（Pin Planner）
    1.6.3  使用Settings對話框
  1.7  綜合
    1.7.1  使用Quartus Ⅱ軟件集成綜合
    1.7.2  控制綜合
    1.7.3  第三方綜合工具
  1.8  布局布線
    1.8.1  設置布局布線參數(shù)
    1.8.2  反向標注分配
  1.9  仿真
    1.9.1  指定仿真器設置
    1.9.2  建立矢量源文件
    1.9.3  第三方仿真工具
  1.10  編程與配置
    1.10.1  建立編程文件
    1.10.2  器件編程和配置
第2章  Quartus Ⅱ的使用
  2.1  知識目標
  2.2  能力目標
  2.3  章節(jié)任務
  2.4  原理圖和圖表模塊編輯
    2.4.1  內附邏輯函數(shù)
    2.4.2  編輯規(guī)則
    2.4.3  原理圖和圖表模塊編輯工具
    2.4.4  原理圖編輯流程
  2.5  文本編輯
  2.6  混合編輯（自底向上）
  2.7  混合編輯（自頂向下）
第3章  VHDL硬件描述語言
  3.1  知識目標
  3.2  能力目標
  3.3  章節(jié)任務
  3.4  VHDL語言簡介
  3.5  VHDL語言設計實體的基本結構
  3.6  VHDL語言要素
    3.6.1  VHDL數(shù)據(jù)對象
    3.6.2  VHDL數(shù)據(jù)類型
    3.6.3  IEEE預定義標準邏輯位與矢量及用戶自定義數(shù)據(jù)類型
    3.6.4  VHDL操作符
    3.6.5  VHDL的程序包
  3.7  VHDL順序語句
    3.7.1  賦值語句
    3.7.2  IF語句
    3.7.3  Case語句
    3.7.4  LOOP語句
    3.7.5  NEXT語句
    3.7.6  EXIT語句
    3.7.7  WAIT語句
    3.7.8  NULL語句
    3.7.9  RETURN語句
  3.8  VHDL并行語句
    3.8.1  進程（PROCESS）語句
    3.8.2  并行信號賦值語句
    3.8.3  方塊（Block）語句
    3.8.4  元件例化語句
    3.8.5  生成（GENERATE）語句
  3.9  VHDL子程序
    3.9.1  過程的定義和調用
    3.9.2  函數(shù)的定義和調用
  3.10  VHDL的描述風格
    3.10.1  VHDL行為描述方式
    3.10.2  數(shù)據(jù)流描述方式
    3.10.3  結構級描述方式
第4章  門電路設計范例
第5章  組合邏輯電路設計范例
第6章  寄存器、存儲器、鎖存器和觸發(fā)器的VHDL描述
第7章  計數(shù)器、信號發(fā)生器和分頻器的VHDL描述
第8章  數(shù)字系統(tǒng)設計范例
第9章  可參數(shù)化宏模塊及IP核的使用
第10章  DSP Builder設計范例
第11章  基于FPGA的射頻熱療系統(tǒng)的設計
第12章  基于FPGA的直流電動機伺服系統(tǒng)的設計
參考文獻