EDA技術(shù)與應(yīng)用：基于Quartus Ⅱ和VHDL
定 價(jià)：45 元
- 作者：劉昌華 著
- 出版時(shí)間：2012/8/1
- ISBN：9787512408203
- 出 版 社：北京航空航天大學(xué)出版社
- 中圖法分類：TN702.2
- 頁(yè)碼：334
- 紙張：膠版紙
- 版次：1
- 開本：16開
《EDA技術(shù)與應(yīng)用：基于Quartus 2和VHDL》從教學(xué)和工程應(yīng)用的角度出發(fā)，以培養(yǎng)實(shí)際工程設(shè)計(jì)能力為目的，介紹了EDA技術(shù)的基本概念、可編程邏輯器件、硬件描述語(yǔ)言，以及Quartus119.o、SOPCBuilder、Niosll等EDA開發(fā)工具的基本使用方法和技巧，最后介紹了常用邏輯單元電路的VHDL編程技術(shù)，并通過大量設(shè)計(jì)實(shí)例詳細(xì)地介紹了基于EDA技術(shù)的層次化設(shè)計(jì)方法，重點(diǎn)介紹了可以綜合為硬件電路的語(yǔ)法結(jié)構(gòu)、語(yǔ)句與建模方法。書中列舉的設(shè)計(jì)實(shí)例都經(jīng)由QuartuslI9.01具編譯通過，并在DE2-70開發(fā)平臺(tái)和GW48EDA實(shí)驗(yàn)系統(tǒng)上通過了硬件測(cè)試，可直接使用。
《EDA技術(shù)與應(yīng)用：基于Quartus 2和VHDL》可作為高等院校電子、通信、自動(dòng)化及計(jì)算機(jī)等專業(yè)EDA應(yīng)用技術(shù)的教學(xué)用書，也可用于大學(xué)高年級(jí)本科生、研究生教學(xué)及電子設(shè)計(jì)工程師技術(shù)培訓(xùn)，也可作為EDA技術(shù)愛好者的參考用書。
第1章 EDA概述
1.1 EDA技術(shù)及其發(fā)展
1.1.1 EDA技術(shù)的發(fā)展歷程
1.1.2 EDA技術(shù)的主要內(nèi)容
1.1.3 EDA技術(shù)的發(fā)展趨勢(shì)
1.2 硬件描述語(yǔ)言
1.2.1 硬件描述語(yǔ)言的起源
1.2.2 HDL語(yǔ)言的特征
1.3 EDA技術(shù)的層次化設(shè)計(jì)方法與流程
1.3.1 EDA技術(shù)的層次化設(shè)計(jì)方法
1.3.2 EDA技術(shù)的設(shè)計(jì)流程
1.4 EDA工具軟件簡(jiǎn)介
1.4.1 MAX+plus II
1.4.2 Quartus II
1.4.3 其他仿真軟件
1.1.5 lP核
1.6 互聯(lián)網(wǎng)上的EDA資源
第2章 可編程邏輯器件
2.1 可編程邏輯器件的發(fā)展歷程及特點(diǎn)
2.1.1 可編程邏輯器件的發(fā)展歷程
2.1.2 可編程邏輯器件的特點(diǎn)
2.2 可編程邏輯器件分類
2.2.1 按集成度分
2.2.2 按編程特性分
2.2.3 按結(jié)構(gòu)分
2.3 簡(jiǎn)單PLD
2.3.1 PLD中陣列的表示方法
2.3.2 PROM
2.3.3 PLA器件
2.3.4 PAL器件
2.3.5 GAL器件
2.4 CPLD
2.4.1 傳統(tǒng)CPLD的基本結(jié)構(gòu)
2.4.2 最新CPLD的基本結(jié)構(gòu)
2.5 FPGA
2.5.1 傳統(tǒng)FPGA的基本結(jié)構(gòu)
2.5.2 最新FPGA的基本結(jié)構(gòu)
2.6 可編程邏輯器件的發(fā)展趨勢(shì)
2.6.1 先進(jìn)工藝
2.6.2 處理器內(nèi)核
2.6.3 硬核與結(jié)構(gòu)化ASIC
2.6.4 低成本器件
纂3章 Quartus II開發(fā)系統(tǒng)
3.1 Quartus II簡(jiǎn)介
3.1.1Quartus 11 9．0的特點(diǎn)
3.1.2 Quartus II系統(tǒng)安裝許可與技術(shù)支持
3.1.3 Quartus II設(shè)計(jì)流程
3.2 Quartus 11 9．0設(shè)計(jì)入門
3.2.1 啟動(dòng)Quartus 11 9．0
3.2.2 設(shè)計(jì)輸入
3.2.3 編譯綜合
3.2.4 仿真測(cè)試
3.2.5 硬件測(cè)試
3.3 基于原理圖輸入的Quartus II設(shè)計(jì)
3.4 基于文本輸入的Quartus II設(shè)計(jì)
3.5 基于LPM可定制宏功能模塊的Quartus II設(shè)計(jì)
3.6 基于混合輸入方式的Quartus II設(shè)計(jì)
3.7 嵌入式邏輯分析儀的使用
3.7.1 Quartus II酌SignaITap II原理
3.7.2 SignalTap II使用流程
3.7.3 在設(shè)計(jì)中嵌入SignalTap II邏輯分析儀
3.8 實(shí) 驗(yàn)
3.8.1 實(shí)驗(yàn)3 -1 Quartus II原理圖輸入設(shè)計(jì)法
3.8.2 實(shí)驗(yàn)3 -2 4-16線譯碼器的EDA設(shè)計(jì)
3.8.3 實(shí)驗(yàn)3-3 基于MSI芯片設(shè)計(jì)計(jì)數(shù)器
3.8.4 實(shí)驗(yàn)3-4 LPM宏功能模塊使用
3.8.5 實(shí)驗(yàn)3 -5 0uartus II設(shè)計(jì)正弦信號(hào)發(fā)生器
第4章 VHDL設(shè)計(jì)基礎(chǔ)
第5章 基于Nios Il的SOPC軟硬件設(shè)計(jì)
第6章 EDA技術(shù)的應(yīng)用
附錄1 DE2 - 70實(shí)驗(yàn)板引腳配置信息
附錄2 GW48EDA系統(tǒng)使用說(shuō)明
參考文獻(xiàn)
書單推薦
