第1章 緒論
1.1 微型計(jì)算機(jī)概述
1.2 微型計(jì)算機(jī)的組成和指令流程
1.2.1 微型計(jì)算機(jī)的硬件組成
1.2.2 微型計(jì)算機(jī)的指令系統(tǒng)
1.2.3 微型計(jì)算機(jī)的指令流程
1.3 計(jì)算機(jī)中數(shù)的表示方法與運(yùn)算基礎(chǔ)
1.3.1 計(jì)算機(jī)中數(shù)的表示方法
1.3.2 計(jì)算機(jī)中的編碼
1.3.3 計(jì)算機(jī)中的運(yùn)算
習(xí)題與思考題一

第2章 8086系統(tǒng)結(jié)構(gòu)
2.1 8086CPU結(jié)構(gòu)
2.1.1 8086CPU的內(nèi)部結(jié)構(gòu)

第1章 緒論
1.1 微型計(jì)算機(jī)概述
1.2 微型計(jì)算機(jī)的組成和指令流程
1.2.1 微型計(jì)算機(jī)的硬件組成
1.2.2 微型計(jì)算機(jī)的指令系統(tǒng)
1.2.3 微型計(jì)算機(jī)的指令流程
1.3 計(jì)算機(jī)中數(shù)的表示方法與運(yùn)算基礎(chǔ)
1.3.1 計(jì)算機(jī)中數(shù)的表示方法
1.3.2 計(jì)算機(jī)中的編碼
1.3.3 計(jì)算機(jī)中的運(yùn)算
習(xí)題與思考題一

第2章 8086系統(tǒng)結(jié)構(gòu)
2.1 8086CPU結(jié)構(gòu)
2.1.1 8086CPU的內(nèi)部結(jié)構(gòu)
2.1.2 寄存器結(jié)構(gòu)
2.2 8086CPU的引腳功能
2.2.1 8086/8088CPU 在最小模式中的引腳定義
2.2.2 8086CPU在最大模式中的引腳定義
2.3 8086存儲器組織
2.3.1 存儲器地址的分段
2.3.2 8086存儲器的分體結(jié)構(gòu)
2.3.3 堆棧的概念
2.4 8086系統(tǒng)配置
2.4.1 最小模式系統(tǒng)
2.4.2 最大模式系統(tǒng)
2.5 8086CPU時(shí)序
2.5.1 系統(tǒng)的復(fù)位和啟動
2.5.2 最小模式下的總線操作
2.5.3 最小模式下的總線保持
2.6 Intel80386微處理器
2.7 Pentium 系列微處理器
2.7.1 Pentium 微處理器
2.7.2 Pentium4微處理器
2.7.3 若干新技術(shù)
習(xí)題與思考題二

第3章 8086尋址方式和指令系統(tǒng)
3.1 概述
3.1.1 指令的構(gòu)成
3.1.2 8086指令的基本格式
3.2 8086的數(shù)據(jù)類型
3.2.1 基本數(shù)據(jù)類型
3.2.2 數(shù)據(jù)與編碼
3.3 8086CPU的尋址方式
3.3.1 立即數(shù)尋址
3.3.2 寄存器尋址
3.3.3 存儲器尋址
3.3.4 I/O 端口尋址
3.4 8086CPU指令系統(tǒng)
3.4.1 數(shù)據(jù)傳送類指令
3.4.2 算術(shù)運(yùn)算類指令
3.4.3 邏輯運(yùn)算與移位指令
3.4.4 串操作類指令
3.4.5 控制轉(zhuǎn)移類指令
3.4.6 處理器控制指令
習(xí)題與思考題三

第4章 匯編語言程序設(shè)計(jì)
4.1 匯編語言和匯編語言源程序
4.1.1 低級語言
4.1.2 高級語言
4.1.3 匯編語言源程序
4.1.4 匯編語言程序的匯編步驟
4.2 匯編語言的基本語法
4.2.1 匯編語言的語句類型
4.2.2 常量、標(biāo)識符和表達(dá)式
4.2.3 運(yùn)算符
4.3 偽指令
4.3.1 符號定義語句
4.3.2 數(shù)據(jù)定義語句
4.3.3 段定義語句
4.3.4 過程定義語句
4.3.5 源程序結(jié)束語句
4.4 宏指令
4.5 匯編語言程序設(shè)計(jì)
4.5.1 匯編語言程序設(shè)計(jì)步驟
4.5.2 順序程序設(shè)計(jì)
4.5.3 分支程序設(shè)計(jì)
4.5.4 循環(huán)程序設(shè)計(jì)
4.5.5 子程序設(shè)計(jì)
4.5.6 常用程序設(shè)計(jì)
4.5.7 DOS系統(tǒng)功能調(diào)用和BIOS中斷調(diào)用
4.5.8 MASM 與高級語言的接口
習(xí)題與思考題四

第5章 半導(dǎo)體存儲器
5.1 存儲器概述
5.1.1 存儲器分類
5.1.2 存儲器的性能指標(biāo)
5.1.3 計(jì)算機(jī)的多級存儲管理
5.2 SRAM存儲器
5.2.1 SRAM基本存儲元
5.2.2 SRAM存儲器的邏輯結(jié)構(gòu)
5.2.3 SRAM讀寫周期波形
5.3 DRAM存儲器
5.3.1 DRAM基本存儲元
5.3.2 DRAM的刷新
5.4 只讀存儲器和閃速存儲器
5.4.1 只讀存儲器
5.4.2 電擦除可編程只讀存儲器EEPROM
5.4.3 閃速存儲器
5.5 存儲器與CPU 的連接
5.5.1 存儲器與CPU 連接時(shí)應(yīng)注意的問題
5.5.2 存儲器芯片的擴(kuò)展
5.5.3 CPU 與存儲器的連接
5.5.4 動態(tài)RAM 與CPU 的連接
5.5.5 CPU 與存儲器連接的應(yīng)用實(shí)例
習(xí)題與思考題五
……
第6章 輸入/輸出接口與中斷技術(shù)
第7章 DMA控制器和定時(shí)器/計(jì)數(shù)器
第8章 并行通信接口
第9章 串行通信接口
第10章 D/A與A/D轉(zhuǎn)換及接口
參考文獻(xiàn)