第一章 數(shù)制與編碼
1.1 計(jì)數(shù)體制
1.2 帶符號(hào)數(shù)的代碼表示
1.3 數(shù)的定點(diǎn)表示與浮點(diǎn)表示
1.4 數(shù)碼與字符的代碼表示
習(xí)題一
第二章 邏輯代數(shù)基礎(chǔ)
2.1 邏輯代數(shù)的基本概念
2.2 邏輯代數(shù)的公理、定理及規(guī)則
2.3 邏輯函數(shù)的表示方法
2.4 邏輯函數(shù)的化簡(jiǎn)
習(xí)題二
第三章 邏輯門(mén)電路
3.1 概述
3.2 半導(dǎo)體管的開(kāi)關(guān)特性
3.3 分離元件邏輯門(mén)電路
3.4 TTL門(mén)電路
3.5 其他類(lèi)型的TTL門(mén)電路
3.6 CMOS門(mén)電路
3.7 數(shù)字集成電路的正確使用
習(xí)題三
第四章 組織邏輯電路
4.1 組合邏輯電路的特點(diǎn)
4.2 組合邏輯電路的分析與設(shè)計(jì)
4.3 編碼器
4.4 譯碼器
4.5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器
4.6 加法器
4.7 數(shù)值比較器
4.8 奇偶校驗(yàn)器
4.9 利用中規(guī)模集成電路進(jìn)行組合電路設(shè)計(jì)
4.10 組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)
習(xí)題四
第五章 集成觸發(fā)器
5.1 基本R-S觸發(fā)器
5.2 電平觸發(fā)方式的觸發(fā)器
5.3 主從觸發(fā)式觸發(fā)器
5.4 邊沿觸發(fā)式觸發(fā)器
5.5 觸發(fā)器邏輯功能的轉(zhuǎn)換
習(xí)題五
第六章 同步時(shí)序邏輯電路
6.1 時(shí)序邏輯電路的特點(diǎn)和描述方法
6.2 同步時(shí)序邏輯電路的分析
6.3 寄存器
6.4 計(jì)數(shù)器
6.5 同步時(shí)序邏輯電路的設(shè)計(jì)
習(xí)題六
第七章 異步時(shí)序邏輯電路
7.1 脈沖型異步時(shí)序邏輯電路的分析
7.2 脈沖型導(dǎo)步時(shí)序邏輯電路的設(shè)計(jì)
7.3 電平型異步時(shí)序電路的分析
7.4 電平型異步時(shí)序電路的設(shè)計(jì)
7.5 異步時(shí)序電路中的冒險(xiǎn)
習(xí)題七
第八章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
8.1 半導(dǎo)體存儲(chǔ)器概述
8.2 隨機(jī)存取存儲(chǔ)器
8.3 只讀存儲(chǔ)器
8.4 可編程邏輯陣列(PLA)
8.5 通用陣列邏輯(GAL)
習(xí)題八
第九章 數(shù)字系統(tǒng)及其設(shè)計(jì)
9.1 數(shù)字系統(tǒng)概述
9.2 數(shù)字系統(tǒng)的描述及設(shè)計(jì)
9.3 算法狀態(tài)機(jī)圖
9.4 寄存器傳送語(yǔ)言
習(xí)題九
第十章 VHDL語(yǔ)言簡(jiǎn)介
10.1 概述
10.2 數(shù)據(jù)類(lèi)型及數(shù)據(jù)對(duì)象
10.3 運(yùn)算符、語(yǔ)句和函數(shù)
10.4 VHDL程序構(gòu)成
10.5 VHDL描述及設(shè)計(jì)舉例
習(xí)題十
參考文獻(xiàn)