數(shù)字信號處理器原理及應(yīng)用是一門實用性很強的課程。現(xiàn)代數(shù)字信號處理器的知識浩如煙海，《數(shù)字信號處理器原理及應(yīng)用》僅介紹其基本原理和應(yīng)用知識，希望讀者能管中窺豹，以此進入復(fù)雜的應(yīng)用領(lǐng)域。全書共分8章，以TI公司TMS320F28SDSP為核心，從數(shù)字信號處理器的基本知識人手，并以配套演示驗證板輔助，由淺入深地介紹：數(shù)字信號處理器的結(jié)構(gòu)體系、輸入輸出端口、系統(tǒng)控制和中斷、存儲器、引導(dǎo)裝載、串行通信、串行外設(shè)、A/D轉(zhuǎn)換器等主要內(nèi)容�！稊�(shù)字信號處理器原理及應(yīng)用》每章都結(jié)合了數(shù)字信號處理器演示驗證板的設(shè)計和編程，期待讀者學(xué)習后能獨立完成數(shù)字信號處理器系統(tǒng)的軟硬件設(shè)計。
《數(shù)字信號處理器原理及應(yīng)用》以工程應(yīng)用為核心，適合于高等院校電子與通信類本科生及研究生使用，同時也可供相關(guān)工程開發(fā)人員參考。
第1章 數(shù)字信號處理器結(jié)構(gòu)
1．1 數(shù)字信號處理器
1．2 DSP基本特性
1．3 TI28XDSP基本信號與總線結(jié)構(gòu)
1．4 DSP的CPU寄存器
第2章 數(shù)字信號處理器通用輸入輸出端口
2．1 DSP2812的GP10
2．2 DSP程序編制方法
2．2．1 DSP編程的基本數(shù)據(jù)結(jié)構(gòu)類型
2．2．2 演示程序
第3章 DSP系統(tǒng)控制與中斷
3．1 系統(tǒng)控制與時鐘
3．1．1 結(jié)構(gòu)概述
3．1．2 控制寄存器
3．1．3 振蕩器OSC和鎖相環(huán)PLL
3．2 DSP的CPU中斷
3．2．1 CPU中斷概述
3．2．2 CPU中斷向量優(yōu)先級
3．2．3 CPU中斷標志寄存器
3．2．4 CPU中斷使能寄存器IER和調(diào)試中斷使能寄存器DBGIER
3．2．5 可屏蔽中斷的處理過程
3．2．6 非屏蔽中斷類型
3．3 DSP片內(nèi)外設(shè)的中斷擴展管理（PIE）
3．3．1 PIE部分概述
3．3．2 PIE中斷處理結(jié)構(gòu)
3．3．3 PIE中斷處理流程
3．3．4 PIE中斷向量表
3．3．5 PIE中斷相關(guān)寄存器
3．3．6 外部中斷控制寄存器
3．4 CPU定時器
3．5 看門狗模塊
3．6 演示程序
第4章 DSP的存儲器
4．1 片內(nèi)存儲器
4．1．1 SARAM
4．1．2 FLASH和OTP
4．1．3 其他
4．2 片外存儲器和外部接口XINTF
4．2．1 基本組成
4．2．2 時鐘配置
4．2．3 XINTF寄存器
4．3 演示程序
第5章 DSP的引導(dǎo)裝載BootLoader
5．1 引導(dǎo)ROM概述
5．2 引導(dǎo)裝載BootLoader
5．3 引導(dǎo)裝載的數(shù)據(jù)流格式
5．4 引導(dǎo)裝載程序
5．5 演示程序
第6章 SCI串行通信接口
6．1 SCI概述
6．2 SCI通信結(jié)構(gòu)
6．3 SCI多機通信
6．4 SCI中斷和波特率設(shè)置
6．5 SCI寄存器
6．6 演示程序
第7章 SPI串行外設(shè)接口
7．1 SPI模塊概述
7．2 SPI操作模式
7．3 SPI中斷和數(shù)據(jù)傳輸
7．3．1 SPI中斷控制位
7．3．2 SPI數(shù)據(jù)格式和波特率
7．4 SPIFIFO
7．5 SPI寄存器
7．6 演示程序
第8章 A/D轉(zhuǎn)換器
8．1 A/D轉(zhuǎn)換排序器工作原理
8．2 連續(xù)自動排序模式
8．3 啟動/停止模式
8．4 同步采樣和觸發(fā)信號
8．5 排序轉(zhuǎn)換的中斷操作模式
8．6 ADC時鐘及其他
8．7 ADC寄存器
8．8 演示程序
參考文獻
書單推薦
