第1章 數(shù)制與編碼
1.1 緒論
1.1.1 模擬電子技術(shù)和數(shù)字電子技術(shù)
1.1.2 數(shù)字電路的發(fā)展趨勢與分類
1.1.3 數(shù)字電路的特點(diǎn)
1.2 數(shù)制及其轉(zhuǎn)換
1.2.1 進(jìn)位計(jì)數(shù)制
1.2.2 進(jìn)位計(jì)數(shù)制的相互轉(zhuǎn)換
1.2.3 原碼、反碼與補(bǔ)碼
1.3 編碼
1.3.1 二進(jìn)制編碼
1.3.2 二十進(jìn)制編碼
1.3.3 字符編碼
本章小結(jié)
思考與練習(xí)題

第2章 邏輯代數(shù)
2.1 概述
2.1.1 邏輯函數(shù)的基本概念
2.1.2 邏輯函數(shù)的表示方法
2.2 基本邏輯運(yùn)算
2.2.1 基本與、或、非運(yùn)算
2.2.2 復(fù)合邏輯運(yùn)算
2.3 邏輯代數(shù)的基本定律
2.4 邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.5 邏輯函數(shù)的幾種表示方法間的相互轉(zhuǎn)換
2.6 邏輯函數(shù)的化簡
2.6.1 邏輯函數(shù)最簡的概念
2.6.2 代數(shù)化簡邏輯函數(shù)
2.6.3 邏輯函數(shù)的卡諾圖化簡法 （29）
本章小結(jié)
思考與練習(xí)題

第3章 組合邏輯電路
3.1 集成邏輯門
3.1.1 TTL邏輯門電路
3.1.2 TTL集成邏輯門電路
3.1.3 CMOS集成邏輯門電路
3.1.4 CMOS數(shù)字集成電路的特點(diǎn)與系列
3.1.5 TTL電路和CMOS電路的接口
3.2 組合邏輯電路的分析與設(shè)計(jì)
3.2.1 組合邏輯電路概述
3.2.2 組合邏輯電路的分析
3.2.3 組合邏輯電路設(shè)計(jì)
3.3 組合邏輯模塊及其應(yīng)用
3.3.1 編碼器
3.3.2 譯碼器
3.3.3 數(shù)據(jù)分配器
3.3.4 數(shù)據(jù)選擇器
3.3.5 算術(shù)運(yùn)算電路
3.3.6 一位數(shù)值比較器
3.4 組合邏輯電路中的競爭冒險(xiǎn)
3.4.1 產(chǎn)生競爭冒險(xiǎn)的原因
3.4.2 競爭冒險(xiǎn)的判斷
3.4.3 消去競爭冒險(xiǎn)的方法
本章小結(jié)
思考與練習(xí)題

第4章 時(shí)序邏輯電路
4.1 時(shí)序邏輯電路的基本概念
4.2 觸發(fā)器
4.2.1 基本RS觸發(fā)器
4.2.2 同步觸發(fā)器
4.2.3 主從觸發(fā)器
4.2.4 主從JK觸發(fā)器
4.2.5 邊沿觸發(fā)器
4.2.6 不同功能觸發(fā)器間的相互轉(zhuǎn)換
4.3 時(shí)序邏輯電路的分析方法
4.3.1 同步時(shí)序邏輯電路分析舉例
4.3.2 異步時(shí)序邏輯電路分析舉例
4.4 寄存器
4.4.1 數(shù)碼寄存器
4.4.2 移位寄存器
4.4.3 集成寄存器74LS175、 74LS194
4.5 計(jì)數(shù)器
4.5.1 二進(jìn)制計(jì)數(shù)器
4.5.2 非二進(jìn)制計(jì)數(shù)器
4.5.3 集成計(jì)數(shù)器
4.6 同步時(shí)序邏輯電路的設(shè)計(jì)方法
本章小結(jié)
思考與練習(xí)題

第5章 脈沖波形的產(chǎn)生與變換
5.1 概述
5.2 施密特觸發(fā)器
5.2.1 用門電路構(gòu)成的施密特觸發(fā)器
5.2.2 施密特觸發(fā)器的典型應(yīng)用
5.3 單穩(wěn)態(tài)觸發(fā)器
5.3.1 單穩(wěn)態(tài)觸發(fā)器的基本特點(diǎn)
5.3.2 用門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
5.4 多諧振蕩器
5.4.1 多諧振蕩器的基本特點(diǎn)
5.4.2 用門電路構(gòu)成的多諧振蕩器
5.4.3 用施密特觸發(fā)器構(gòu)成的多諧振蕩器
5.4.4 用石英晶體構(gòu)成的多諧振蕩器
5.5 555定時(shí)器及其應(yīng)用
5.5.1 555定時(shí)器的內(nèi)部結(jié)構(gòu)
5.5.2 555定時(shí)器的工作原理
5.5.3 用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
5.5.4 用555定時(shí)器構(gòu)成的多諧振蕩器
5.5.5 用555定時(shí)器構(gòu)成的施密特觸發(fā)器
本章小結(jié)
思考與練習(xí)題

第6章 可編程邏輯電路
6.1 概述
6.2 RAM隨機(jī)讀/寫存儲(chǔ)器
6.2.1 RAM的結(jié)構(gòu)
6.2.2 RAM的存儲(chǔ)元
6.2.3 RAM存儲(chǔ)容量的擴(kuò)充
6.3 只讀存儲(chǔ)器
6.3.1 ROM的分類
6.3.2 ROM的結(jié)構(gòu)與工作原理
6.3.3 ROM應(yīng)用舉例
6.4 現(xiàn)場可編程邏輯陣列FPLA
6.5 通用陣列邏輯GAL
6.5.1 GAL器件的分類和主要參數(shù)
6.5.2 GAL器件的基本結(jié)構(gòu)
6.6 現(xiàn)場可編程門陣列（FPGA）
本章小結(jié)
思考與練習(xí)題

第7章 D/A轉(zhuǎn)換器與A/D轉(zhuǎn)換器
7.1 概述
7.2 D/A轉(zhuǎn)換器
7.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
7.2.2 倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
7.2.3 權(quán)電流型D/A轉(zhuǎn)換器
7.2.4 具有雙極性輸出的D/A轉(zhuǎn)換器
7.2.5 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.3 模擬量到數(shù)字量的轉(zhuǎn)換（A/D）
7.3.1 模/數(shù)轉(zhuǎn)換的基本概念
7.3.2 并聯(lián)比較型A/D轉(zhuǎn)換器
7.3.3 逐次逼近型A/D轉(zhuǎn)換器
7.3.4 雙積分型A/D轉(zhuǎn)換器
7.3.5 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
本章小結(jié)
思考與練習(xí)題

第8章 VHDL硬件描述語言
8.1 EDA概述
8.1.1 EDA技術(shù)及其特點(diǎn)
8.1.2 EDA設(shè)計(jì)方法
8.1.3 EDA軟件設(shè)計(jì)開發(fā)工具
8.1.4 VHDL硬件描述語言
8.2 VHDL的程序結(jié)構(gòu)
8.2.1 實(shí)體
8.2.2 結(jié)構(gòu)體
8.2.3 庫
8.2.4 程序包
8.2.5 配置
8.3 VHDL的常用語句
8.3.1 VHDL順序語句
8.3.2 VHDL并行語句
8.4 VHDL設(shè)計(jì)案例
8.4.1 汽車尾燈控制電路設(shè)計(jì)
8.4.2 8位串行數(shù)字密碼鎖設(shè)計(jì)
8.4.3 2FSK的數(shù)字調(diào)制設(shè)計(jì)
8.4.4 郵票自動(dòng)售票機(jī)設(shè)計(jì)
本章小結(jié)
思考與練習(xí)題
參考文獻(xiàn)