Vivado入門與FPGA設(shè)計(jì)實(shí)例
定 價(jià)：48 元
叢書名：高等學(xué)校計(jì)算機(jī)基礎(chǔ)教育教材精選
當(dāng)前圖書已被 9 所學(xué)校薦購過！
查看明細(xì)
- 作者：廉玉欣 等
- 出版時(shí)間：2018/9/1
- ISBN：9787121347689
- 出 版 社：電子工業(yè)出版社
- 中圖法分類：TP332.1
- 頁碼：288
- 紙張：
- 版次：01
- 開本：16開
本書以Xilinx公司的Vivado FPGA設(shè)計(jì)套件為軟件平臺，以依元素科技有限公司的EGO1 Aritix-7實(shí)驗(yàn)板卡為硬件平臺，將硬件描述語言Verilog HDL與FPGA設(shè)計(jì)實(shí)例相結(jié)合，系統(tǒng)介紹了利用Vivado和Verilog HDL進(jìn)行數(shù)字電路設(shè)計(jì)和FPGA開發(fā)的方法與流程。 本書主要內(nèi)容包括硬件開發(fā)平臺介紹、Vivado軟件平臺介紹、FPGA設(shè)計(jì)實(shí)例、組合邏輯電路設(shè)計(jì)實(shí)例、時(shí)序邏輯電路設(shè)計(jì)實(shí)例、數(shù)字邏輯設(shè)計(jì)和接口實(shí)例及數(shù)字邏輯綜合實(shí)驗(yàn)。本書將Verilog HDL的語法講解融入大量的FPGA設(shè)計(jì)實(shí)例中，內(nèi)容由淺入深、循序漸進(jìn)、系統(tǒng)全面，易于讀者掌握Verilog HDL和FPGA設(shè)計(jì)方法。
廉玉欣，博士，教授，哈爾濱工業(yè)大學(xué)電氣工程及自動化學(xué)院電子學(xué)實(shí)驗(yàn)室主任，編寫教材《基于Xilinx Vivado的數(shù)字邏輯實(shí)驗(yàn)教程》《電子技術(shù)基礎(chǔ)實(shí)驗(yàn)教程》。參與“構(gòu)建電工電子基礎(chǔ)課程研究性教學(xué)體系，強(qiáng)化培養(yǎng)學(xué)生工程實(shí)踐能力和創(chuàng)新精神”項(xiàng)目，獲高教類2014年國家級教學(xué)成果獎。
目 錄
第1章 硬件開發(fā)平臺介紹 （1）
1.1 Xilinx FPGA器件 （1）
1.1.1 Xilinx公司簡介 （1）
1.1.2 Xilinx的FPGA器件系列 （1）
1.2 EGO1實(shí)驗(yàn)板卡 （4）
1.2.1 EGO1實(shí)驗(yàn)板卡概述 （4）
1.2.2 板卡使用注意事項(xiàng) （4）
1.2.3 EGO1實(shí)驗(yàn)板卡用戶手冊 （5）
1.3 EGO1實(shí)驗(yàn)板卡測試流程 （19）
1.4 EGO1實(shí)驗(yàn)板卡的引腳約束 （20）
第2章 Vivado軟件平臺介紹 （25）
2.1 Vivado設(shè)計(jì)套件 （25）
2.1.1 Vivado軟件安裝流程 （25）
2.1.2 IP封裝器、IP集成器和可
擴(kuò)展IP目錄 （29）
2.1.3 標(biāo)準(zhǔn)化XDC約束文件 （30）
2.1.4 工程命令語言 （31）
2.1.5 Vivado設(shè)計(jì)套件的啟動
方法 （31）
2.1.6 Vivado設(shè)計(jì)套件的界面 （31）
2.2 FPGA設(shè)計(jì)流程 （36）
2.2.1 Vivado套件的設(shè)計(jì)流程 （36）
2.2.2 設(shè)計(jì)綜合流程 （39）
2.2.3 設(shè)計(jì)實(shí)現(xiàn)流程 （41）
2.3 硬件描述語言 （43）
2.3.1 VHDL簡介 （44）
2.3.2 Verilog HDL簡介 （47）
第3章 FPGA設(shè)計(jì)實(shí)例 （53）
3.1 74系列IP封裝設(shè)計(jì)實(shí)例 （53）
3.1.1 IP核分類 （53）
3.1.2 IP封裝實(shí)驗(yàn)流程 （54）
3.2 基于原理圖的設(shè)計(jì)實(shí)例—
全加器 （66）
3.2.1 全加器實(shí)驗(yàn)原理 （66）
3.2.2 實(shí)驗(yàn)步驟 （67）
3.3 基于Verilog HDL的設(shè)計(jì)實(shí)例—
流水燈 （79）
3.3.1 設(shè)計(jì)要求 （79）
3.3.2 操作步驟 （79）
第4章 組合邏輯電路設(shè)計(jì)實(shí)例 （89）
4.1 邏輯門電路 （89）
4.1.1 基本及常用的邏輯門 （89）
4.1.2 與非門電路的簡單應(yīng)用 （94）
4.2 多路選擇器 （96）
4.2.1 2選1多路選擇器 （96）
4.2.2 4選1多路選擇器 （97）
4.2.3 4位2選1多路選擇器 （100）
4.2.4 74LS253的IP核設(shè)計(jì)及
應(yīng)用 （102）
4.2.5 74LS151的IP核設(shè)計(jì) （104）
4.3 數(shù)值比較器 （105）
4.3.1 4位二進(jìn)制數(shù)值比較器 （106）
4.3.2 74LS85的IP核設(shè)計(jì)及
應(yīng)用 （108）
4.3.3 利用數(shù)據(jù)選擇器74LS151
設(shè)計(jì)2位比較器 （111）
4.4 譯碼器 （112）
4.4.1 3-8線譯碼器 （112）
4.4.2 74LS138的IP核設(shè)計(jì)及
應(yīng)用 （114）
4.4.3 顯示譯碼器 （116）
4.5 編碼器 （121）
4.5.1 二進(jìn)制普通編碼器 （121）
4.5.2 二進(jìn)制優(yōu)先編碼器 （122）
4.5.3 中規(guī)模集成8-3線優(yōu)先
編碼器74LS148的IP核
設(shè)計(jì) （124）
4.6 編碼轉(zhuǎn)換器 （126）
4.6.1 二進(jìn)制-BCD碼轉(zhuǎn)換器 （126）
4.6.2 格雷碼轉(zhuǎn)換器 （129）
4.7 加法器 （130）
4.7.1 半加器 （131）
4.7.2 全加器 （131）
4.7.3 4位全加器 （132）
4.8 減法器 （135）
4.8.1 半減器 （135）
4.8.2 全減器 （135）
4.9 乘法器 （138）
4.10 除法器 （141）
第5章 時(shí)序邏輯電路設(shè)計(jì)實(shí)例 （144）
5.1 鎖存器和觸發(fā)器 （144）
5.1.1 鎖存器 （144）
5.1.2 觸發(fā)器 （145）
5.1.3 74LS74的IP核設(shè)計(jì)及
應(yīng)用 （150）
5.2 寄存器 （152）
5.2.1 基本寄存器 （152）
5.2.2 移位寄存器 （155）
5.2.3 74LS194的IP核設(shè)計(jì)及
應(yīng)用 （161）
5.3 計(jì)數(shù)器 （163）
5.3.1 二進(jìn)制計(jì)數(shù)器 （163）
5.3.2 N進(jìn)制計(jì)數(shù)器 （166）
5.3.3 任意波形的實(shí)現(xiàn) （171）
5.3.4 74LS161的IP核設(shè)計(jì)及
應(yīng)用 （173）
5.4 脈沖寬度調(diào)制 （177）
5.5 時(shí)序邏輯電路綜合設(shè)計(jì) （179）
第6章 數(shù)字邏輯設(shè)計(jì)和接口實(shí)例 （186）
6.1 有限狀態(tài)機(jī) （186）
6.1.1 Moore狀態(tài)機(jī)和Mealy
狀態(tài)機(jī) （186）
6.1.2 有限狀態(tài)機(jī)設(shè)計(jì)例程 （186）
6.2 最大公約數(shù) （197）
6.2.1 GCD算法 （198）
6.2.2 改進(jìn)的GCD算法 （205）
6.3 整數(shù)平方根 （208）
6.3.1 整數(shù)平方根算法 （209）
6.3.2 改進(jìn)的整數(shù)平方根算法 （216）
6.4 存儲器 （219）
6.4.1 只讀存儲器 （219）
6.4.2 分布式的存儲器 （222）
6.5 VGA控制器 （225）
6.5.1 VGA的時(shí)序 （226）
6.5.2 VGA控制器實(shí)例 （227）
6.6 鍵盤和鼠標(biāo)接口 （246）
6.6.1 鍵盤 （248）
6.6.2 鼠標(biāo) （251）
第7章 數(shù)字邏輯綜合實(shí)驗(yàn) （259）
7.1 數(shù)字鐘 （259）
7.2 數(shù)字頻率計(jì) （268）
7.3 7段數(shù)碼管滾動顯示號碼 （272）
7.4 電梯控制器 （276）
參考文獻(xiàn) （282）
書單推薦
