定 價(jià)：49.8 元
叢書名：普通高等教育“十三五”電工電子基礎(chǔ)課程規(guī)劃教材
- 作者：王萍 著
- 出版時間：2018/12/1
- ISBN：9787111609445
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類：TN79
- 頁碼：317
- 紙張：膠版紙
- 版次：1
- 開本：16開
本書是為適應(yīng)電子信息時代新形勢和高校教學(xué)改革新要求，根據(jù)編者多年的教學(xué)實(shí)踐和改革經(jīng)驗(yàn)編寫而成。全書共9章，主要內(nèi)容包括：數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導(dǎo)體存儲器、可編程邏輯器件、脈沖信號的產(chǎn)生與整形及數(shù)模和模數(shù)轉(zhuǎn)換器。
本書加強(qiáng)了可編程邏輯器件的應(yīng)用介紹，通過實(shí)例初步介紹了組合和時序邏輯單元電路的Verilog HDL描述以及使用可編程邏輯器件實(shí)現(xiàn)邏輯電路的基本流程。
本書可作為高等學(xué)校電氣工程及其自動化、自動化、電子信息、計(jì)算機(jī)等相關(guān)專業(yè)的教材，也可供從事電子技術(shù)工作的工程技術(shù)人員參考。
前言
數(shù)字電子技術(shù)基礎(chǔ)是面向高校電氣工程及其自動化、自動化、電子信息、計(jì)算機(jī)等相關(guān)專業(yè)必修的技術(shù)基礎(chǔ)課。本書是結(jié)合數(shù)字電子技術(shù)的新發(fā)展、新技術(shù)以及教學(xué)改革實(shí)踐中的體會編寫而成。
本書編寫的依據(jù)是教育部數(shù)字電子技術(shù)基礎(chǔ)課程教學(xué)的基本要求，并且本書注重保持教材內(nèi)容的基礎(chǔ)性和系統(tǒng)性，以使讀者獲得數(shù)字電子技術(shù)方面的基本知識、基本理論和基本技能。同時，本書緊跟數(shù)字電子技術(shù)的發(fā)展，讀者通過學(xué)習(xí)，初步建立起系統(tǒng)觀念、工程觀念、科技進(jìn)步觀念和創(chuàng)新觀念。本書主要側(cè)重考慮了以下幾點(diǎn)：
1）注重科學(xué)思維與工程意識。在知識介紹中，本書注重提出問題和給出解決問題的思路，引導(dǎo)讀者思考。本書給出的應(yīng)用例題注重綜合性、系統(tǒng)性和工程性，注重加強(qiáng)基本原理和技術(shù)基礎(chǔ)與實(shí)際應(yīng)用的聯(lián)系。
2）建立數(shù)字電路與硬件描述語言關(guān)系的初步概念。第1章給出了硬件描述語言的基本知識簡介，并在后續(xù)相關(guān)章節(jié)給出了典型數(shù)字單元電路的Verilog HDL描述，在第7章給出了系統(tǒng)應(yīng)用例題，以此循序漸進(jìn)，建立數(shù)字電路硬件語言描述的初步概念。
3）加強(qiáng)可編程序邏輯器件應(yīng)用技術(shù)的介紹。第7章在系統(tǒng)介紹可編程序邏輯器件的基礎(chǔ)上，從應(yīng)用角度介紹了使用可編程序邏輯器件設(shè)計(jì)邏輯電路的基本方法和通用流程，為讀者進(jìn)一步學(xué)習(xí)有關(guān)技術(shù)打下基礎(chǔ)。
4）每章安排了小結(jié)、自測題，書后給出了部分習(xí)題和自測題參考答案，以便于讀者對知識點(diǎn)的學(xué)習(xí)和掌握。
本書共9章。王萍負(fù)責(zé)編寫第1、3、5章，李斌負(fù)責(zé)編寫第2章，范娟負(fù)責(zé)編寫第4章，呂偉杰負(fù)責(zé)編寫第6、9章，孫彪負(fù)責(zé)編寫第7章，任英玉負(fù)責(zé)編寫第8章。其中，第3章習(xí)題由魏紀(jì)東編寫，第6、9章習(xí)題由韓濤編寫。本書由王萍主編，并負(fù)責(zé)組織和統(tǒng)稿。
本書的編寫得到了天津大學(xué)老師與同學(xué)們的支持與幫助，在此表示感謝。
由于水平有限，疏漏難免，歡迎廣大讀者批評指正。
編者
2018年6月
前言
第1章數(shù)字邏輯基礎(chǔ)1
1.1數(shù)字信號與數(shù)字電路1
1.1.1數(shù)字量和模擬量1
1.1.2數(shù)字信號的表示方法2
1.1.3數(shù)字電路的分類與特點(diǎn)4
1.1.4數(shù)字系統(tǒng)的基本概念6
1.2數(shù)制和編碼6
1.2.1常用數(shù)制6
1.2.2數(shù)制之間的轉(zhuǎn)換8
1.2.3二進(jìn)制數(shù)的算術(shù)運(yùn)算10
1.2.4二進(jìn)制編碼12
1.3邏輯代數(shù)基礎(chǔ)15
1.3.1基本邏輯運(yùn)算15
1.3.2邏輯代數(shù)的基本定律20
1.3.3邏輯代數(shù)的基本規(guī)則21
1.4邏輯函數(shù)及其表示方法22
1.4.1邏輯函數(shù)的建立和表示方法22
1.4.2邏輯函數(shù)表示方法之間的轉(zhuǎn)換23
1.4.3邏輯函數(shù)的標(biāo)準(zhǔn)形式25
1.5邏輯函數(shù)的化簡方法28
1.5.1邏輯函數(shù)的最簡形式28
1.5.2邏輯函數(shù)的代數(shù)化簡法28
1.5.3邏輯函數(shù)的卡諾圖化簡法30
1.6硬件描述語言簡介35
1.6.1概述35
1.6.2Verilog HDL簡介36
本章小結(jié)40
習(xí)題40
自測題43
第2章邏輯門電路45
2.1TTL邏輯門45
2.1.1晶體管開關(guān)特性45
2.1.2常用的TTL門電路46
2.1.3TTL門電路的外部特性和參數(shù)50
2.2CMOS邏輯門53
2.2.1MOS管的開關(guān)特性53
2.2.2CMOS邏輯門54
2.2.3CMOS傳輸門56
2.3其他類型的集成電路57
2.3.1發(fā)射極耦合邏輯（ECL）電路57
2.3.2 I2L電路58
2.3.3 BiCMOS電路59
2.4各系列邏輯門電路接口59
2.5邏輯門的Verilog HDL描述60
本章小結(jié)61
習(xí)題61
自測題63
第3章組合邏輯電路65
3.1組合邏輯電路的特點(diǎn)及邏輯功能表示
方法65
3.2組合邏輯電路的分析和設(shè)計(jì)66
3.2.1組合邏輯電路的分析方法66
3.2.2組合邏輯電路的設(shè)計(jì)方法67
3.3常用的組合邏輯電路70
3.3.1編碼器70
3.3.2譯碼器78
3.3.3數(shù)據(jù)選擇器89
3.3.4數(shù)據(jù)分配器95
3.3.5加法器97
3.3.6數(shù)值比較器105
3.4組合邏輯電路中的“競爭冒險(xiǎn)”109
3.4.1“競爭冒險(xiǎn)”產(chǎn)生的原因109
3.4.2“競爭冒險(xiǎn)”的判斷和消除方法110
3.5工程應(yīng)用舉例113
3.6組合邏輯電路的Verilog HDL描述114
本章小結(jié)116
習(xí)題116
自測題121
第4章觸發(fā)器123
4.1RS觸發(fā)器123
4.1.1基本RS觸發(fā)器123
4.1.2同步RS觸發(fā)器125
4.1.3主從RS觸發(fā)器127
4.2D觸發(fā)器129
4.2.1門控D鎖存器129
4.2.2邊沿D觸發(fā)器130
4.3JK觸發(fā)器131
4.3.1主從JK觸發(fā)器131
4.3.2邊沿JK觸發(fā)器134
4.3.3集成JK觸發(fā)器135
4.4觸發(fā)器邏輯功能的轉(zhuǎn)換136
4.4.1JK觸發(fā)器轉(zhuǎn)換為T和T′觸發(fā)器136
4.4.2D觸發(fā)器和JK觸發(fā)器的相互轉(zhuǎn)換137
4.5觸發(fā)器的觸發(fā)方式比較和脈沖工作特性138
4.5.1觸發(fā)器觸發(fā)方式的比較138
4.5.2觸發(fā)器的脈沖工作特性139
4.6工程應(yīng)用舉例140
4.7觸發(fā)器的Verilog HDL描述141
本章小結(jié)142
習(xí)題143
自測題146
第5章時序邏輯電路148
5.1時序邏輯電路的基本結(jié)構(gòu)與描述
方法148
5.1.1時序邏輯電路的結(jié)構(gòu)與特點(diǎn)148
5.1.2時序邏輯電路的描述方法149
5.2時序邏輯電路的分析方法151
5.2.1分析時序邏輯電路的一般步驟151
5.2.2同步時序邏輯電路的分析方法152
5.2.3異步時序邏輯電路的分析方法155
5.3常用的時序邏輯電路157
5.3.1寄存器158
5.3.2計(jì)數(shù)器164
5.4同步時序邏輯電路的設(shè)計(jì)方法191
5.5工程應(yīng)用舉例197
5.6時序邏輯電路的Verilog HDL描述198
本章小結(jié)199
習(xí)題200
自測題207
第6章半導(dǎo)體存儲器209
6.1概述209
6.2只讀存儲器209
6.2.1掩膜式只讀存儲器（MROM）210
6.2.2可編程只讀存儲器（PROM）210
6.2.3可擦除可編程只讀存儲器（EPROM）211
6.2.4電信號擦除的可編程只讀存儲器（EEPROM）212
6.2.5快閃式存儲器（Flash Memory）213
6.3隨機(jī)存取存儲器(RAM)215
6.3.1靜態(tài)RAM215
6.3.2動態(tài)RAM215
6.4工程應(yīng)用舉例217
6.4.1ROM集成芯片及應(yīng)用舉例217
6.4.2RAM集成芯片及應(yīng)用舉例218
6.4.3存儲容量的擴(kuò)展219
本章小結(jié)221
習(xí)題222
自測題222
第7章可編程邏輯器件224
7.1概述224
7.2簡單可編程邏輯器件（SPLD）225
7.2.1可編程陣列邏輯（PAL）225
7.2.2通用陣列邏輯（GAL）225
7.3復(fù)雜可編程邏輯器件（CPLD）226
7.4現(xiàn)場可編程門陣列（FPGA）229
7.5用可編程邏輯器件設(shè)計(jì)邏輯電路231
7.6使用可編程邏輯器件設(shè)計(jì)自動
售貨機(jī)控制系統(tǒng)232
7.6.1時序邏輯電路233
7.6.2組合邏輯電路239
7.6.3開發(fā)軟件仿真244
本章小結(jié)247
習(xí)題248
自測題248
第8章脈沖信號的產(chǎn)生與整形250
8.1單穩(wěn)態(tài)觸發(fā)器250
8.1.1門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器251
8.1.2集成單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用253
8.2施密特觸發(fā)器256
8.2.1門電路構(gòu)成的施密特觸發(fā)器257
8.2.2集成施密特觸發(fā)器及其應(yīng)用259
8.3多諧振蕩器262
8.3.1多諧振蕩器的工作原理262
8.3.2石英晶體多諧振蕩器265
8.4555定時器及其工程應(yīng)用266
8.4.1555定時器的組成及其邏輯功能266
8.4.2555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器267
8.4.3555定時器構(gòu)成的施密特觸發(fā)器270
8.4.4555定時器構(gòu)成的多諧振蕩器270
8.4.5工程應(yīng)用舉例272
本章小結(jié)273
習(xí)題274
自測題280
第9章數(shù)模（DA）和模數(shù)（AD）轉(zhuǎn)換器282
9.1概述282
9.2DA轉(zhuǎn)換器282
9.2.1DA轉(zhuǎn)換的基本原理282
9.2.2二進(jìn)制權(quán)電阻型DA轉(zhuǎn)換器283
9.2.3倒T形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器284
9.2.4權(quán)電流源型DA轉(zhuǎn)換器286
9.2.5DA轉(zhuǎn)換器的主要技術(shù)參數(shù)286
9.2.6集成DA轉(zhuǎn)換芯片及其工程應(yīng)用287
9.3AD轉(zhuǎn)換器289
9.3.1AD轉(zhuǎn)換的基本原理289
9.3.2并行比較型AD轉(zhuǎn)換器291
9.3.3逐次逼近型AD轉(zhuǎn)換器293
9.3.4雙積分型AD轉(zhuǎn)換器294
9.3.5AD轉(zhuǎn)換器的主要技術(shù)參數(shù)296
9.3.6集成AD轉(zhuǎn)換芯片及其工程應(yīng)用296
本章小結(jié)297
習(xí)題298
自測題301
附錄302
附錄A基本邏輯符號及關(guān)聯(lián)標(biāo)注的邏輯
符號舉例說明302
附錄B部分習(xí)題和自測題參考答案306
參考文獻(xiàn)318
書單推薦
