夏路易編著的《數(shù)字電子技術基礎》內(nèi)容包括數(shù)制與編碼、邏輯代數(shù)、邏輯門電路、組合電路、觸發(fā)器、時序電路、存儲器、可編程邏輯器件、Verilog語言、脈沖整形與產(chǎn)生、數(shù)模與模數(shù)轉(zhuǎn)換器、數(shù)字外圍電路與QUARTUSⅡ軟件的使用，并給出數(shù)十個數(shù)字電路大型作業(yè)題。本書還介紹多種數(shù)字元器件的技術參數(shù)、數(shù)字電路邏輯設計與直接設計方法，給出大量豐富的例題與習題，目的是使讀者具有分析、設計與實現(xiàn)數(shù)字電路的能力。 《數(shù)字電子技術基礎》可作為電子信息類、電氣信息類、儀器儀表類各專業(yè)的教材，也可供其他相關工科專業(yè)使用，還可作為電子工程師、電子技術愛好者的參考書。 

更多科學出版社服務，請掃碼獲取。

       夏路易編著的《數(shù)字電子技術基礎》系統(tǒng)全面介紹了數(shù)字電子技術基礎知識，目的是使讀者具有分析、設計與實現(xiàn)數(shù)字電路的能力。本書可作為電子信息類、電氣信息類、儀器儀表類各專業(yè)的教材，也可供其他相關工科專業(yè)使用，還可作為電子工程師、電子技術愛好者的參考書。

目錄
前言
第1章 數(shù)制轉(zhuǎn)換與編碼 1
1.1 二進制數(shù) 1
1.1.1 為什么使用二進制數(shù) 1
1.1.2 二進制數(shù)的組成、轉(zhuǎn)換與算術運算 2
1.2 常用的編碼 6
小結 7
思考題 8
習題 8
第2章 邏輯門與邏輯代數(shù)基礎 9
2.1 邏輯描述 9
2.2 基本邏輯門功能概述 9
2.3 邏輯代數(shù)基本定律與公式 15
2.3.1 基本定律 15
2.3.2 基本公式 16
2.3.3 基本定理 18
2.4 標準邏輯函數(shù)式 21
2.5 代數(shù)法化簡函數(shù)式 22
2.6 卡諾圖 24
2.6.1 畫卡諾圖 24
2.6.2 用卡諾圖化簡“與或”函數(shù)式 26
2.6.3 具有無關項的邏輯函數(shù)化簡 28
2.7 邏輯電路圖、函數(shù)式與真值表之間的轉(zhuǎn)換 29
2.8 與非門和或非門 32
小結 33
思考題 33
習題 33
第3章 門電路 36
3.1 數(shù)字邏輯信號 36
3.2 CMOS門電路 36
3.2.1 MOS晶體管 36
3.2.2 基本CMOS非門 37
3.2.3 CMOS與非門和或非門 38
3.3 74HC系列門電路的電特性 39
3.3.1 74HC系列門電路的極限電參數(shù) 39
3.3.2 74HC系列門電路的推薦工作條件 40
3.3.3 74HC系列門電路的靜態(tài)電特性 41
3.3.4 74HC系列門電路的動態(tài)特性 46
3.4 其他類型的CMOS電路 48
3.5 常用的CMOS門電路系列 53
3.6 低電壓CMOS器件 55
3.7 分立元件門電路 57
3.7.1 二極管與二極管邏輯門 57
3.7.2 雙極性三極管 58
3.7.3 三極管非門 59
3.8 標準TTL門電路 60
3.9 74LS系列門電路 63
3.9.1 74LS系列門電路基本工作原理 63
3.9.2 74LS系列門電路電特性 66
3.10 常用的74TTL系列門電路 70
3.11 在數(shù)字電路設計中使用不同系列的芯片 71
3.12 正確使用門電路 73
3.13 數(shù)字電路的封裝 75
小結 76
思考題 76
習題 77
第4章 組合邏輯電路 81
4.1 組合邏輯電路的一般問題 81
4.2 組合電路分析 81
4.2.1 組合電路的邏輯功能分析 81
4.2.2 組合電路的波形分析 82
4.2.3 組合電路的延遲時間分析 83
4.2.4 組合電路的電特性分析 85
4.3 組合電路部件 87
4.3.1 編碼器 87
4.3.2 譯碼器 90
4.3.3 數(shù)據(jù)選擇器 96
4.3.4 數(shù)值比較器 99
4.3.5 加法器 101
4.3.6 奇偶校驗電路 104
4.4 組合電路設計 105
4.4.1 組合電路的邏輯設計法 105
4.4.2 組合電路的直接設計法 109
4.5 組合電路的競爭與冒險 113
4.5.1 競爭冒險現(xiàn)象 113
4.5.2 競爭冒險現(xiàn)象的消除 114
小結 115
思考題 115
習題 115
第5章 鎖存器與觸發(fā)器 119
5.1 概述 119
5.2 鎖存器 119
5.2.1 由三極管組成的SR雙穩(wěn)態(tài)電路 119
5.2.2 由或非門組成的SR鎖存器 121
5.2.3 由與非門組成的SR鎖存器 122
5.3 SR觸發(fā)器 123
5.4 D觸發(fā)器 125
5.4.1 電平觸發(fā)D觸發(fā)器 125
5.4.2 邊沿觸發(fā)的維阻結構D觸發(fā)器 126
5.4.3 基于CMOS傳輸門的D觸發(fā)器 128
5.4.4 D觸發(fā)器的特性方程與狀態(tài)圖 129
5.5 JK觸發(fā)器 129
5.5.1 脈沖觸發(fā)JK觸發(fā)器 129
5.5.2 邊沿觸發(fā)JK觸發(fā)器 131
5.5.3 JK觸發(fā)器的特性方程與狀態(tài)圖 133
5.6 T觸發(fā)器 134
5.7 觸發(fā)器的電特性 134
5.7.1 74LS74的電特性 134
5.7.2 74HC74的電特性 136
5.8 鎖存器與觸發(fā)器電路分析 139
5.9 鎖存器與觸發(fā)器的應用 142
小結 146
思考題 146
習題 147
第6章 時序電路分析與設計 152
6.1 概述 152
6.1.1 時序電路的組成 152
6.1.2 時序電路中的基本概念 153
6.1.3 描述時序電路的邏輯工具 153
6.2 同步時序電路的邏輯分析步驟與舉例 154
6.3 寄存器 157
6.3.1 寄存器 157
6.3.2 移位寄存器 159
6.4 計數(shù)器 166
6.4.1 異步計數(shù)器 167
6.4.2 同步計數(shù)器 172
6.4.3 使用集成計數(shù)器構成任意進制計數(shù)器 177
6.4.4 移位寄存器型計數(shù)器 180
6.4.5 計數(shù)器應用 183
6.5 同步時序電路邏輯設計 187
6.5.1 設計步驟 187
6.5.2 設計舉例 188
6.6 時序電路直接設計 196
6.7 數(shù)字系統(tǒng)設計 199
6.7.1 數(shù)字系統(tǒng)的概念 199
6.7.2 數(shù)字系統(tǒng)的組成 200
6.7.3 數(shù)字系統(tǒng)設計實例 200
小結 211
思考題 211
習題 212
第7章 存儲器 218
7.1 只讀存儲器 218
7.1.1 只讀存儲器概述 218
7.1.2 不可寫入數(shù)據(jù)的ROM 21 9
7.1.3 可寫入數(shù)據(jù)的ROM 221
7.1.4 并行接口EPROM存儲器27256 226
7.1.5 二極管ROM實現(xiàn)數(shù)字電路 227
7.2 隨機存儲器 230
7.2.1 靜態(tài)隨機存儲器 231
7.2.2 動態(tài)隨機存儲器 234
7.3 存儲器擴展 235
7.3.1 位擴展 235
7.3.2 字容量擴展 235
7.4 存儲器使用舉例 236
7.5 單片機中的存儲器 238
7.5.1 51單片機的程序存儲器 238
7.5.2 51單片機的數(shù)據(jù)存儲器 238
小結 239
思考題 239
習題 240
第8章 可編程邏輯器件工作原理 241
8.1 現(xiàn)場可編程門陣列 241
8.1.1 現(xiàn)場可編程門陣列的工作原理 241
8.1.2 實際應用的可編程門陣列器件 242
8.2 復雜可編程邏輯器件 249
8.2.1 復雜可編程邏輯器件的工作原理 249
8.2.2 實際的復雜可編程邏輯器件 250
8.3 其他可編程邏輯器件介紹 254
8.4 可編程邏輯器件的配置與編程 255
8.5 Cyclone器件最小系統(tǒng)電路 258
8.6 MAXⅡ器件最小系統(tǒng)電路 259
小結 261
思考題 261
習題 261
第9章 Verilog HDL 262
9.1 Verilog HDL基礎 262
9.1.1 Verilog HDL中的基本約定 262
9.1.2 數(shù)據(jù)類型 263
9.1.3 運算符 265
9.2 Verilog HDL中的描述 267
9.3 Verilog HDL中的分支語句 270
9.4 Verilog HDL中的結構描述 271
9.5 Verilog HDL描述組合邏輯電路 271
9.6 Verilog HDL描述時序電路 272
9.7 Verilog HDL描述狀態(tài)機 274
9.8 一些Verilog HDL描述數(shù)字電路的例子 283
小結 288
思考題 288
習題 288
第10章 脈沖整形與產(chǎn)生電路 290
10.1 施密特觸發(fā)器 290
10.1.1 曲門電路組成的施密特觸發(fā)器 290
10.1.2 施密特觸發(fā)器的應用 292
10.2 單穩(wěn)態(tài)觸發(fā)器 293
10.2.1 由門電路組成的單穩(wěn)態(tài)觸發(fā)器 293
10.2.2 集成單穩(wěn)態(tài)觸發(fā)器74121 297
10.3 多諧振蕩器 298
10.3.1 門電路組成的多諧振蕩器 298
10.3.2 施密特型多諧振蕩器 300
10.3.3 石英晶體振蕩器 301
10.4 定時器555及其應用 303
10.4.1 定時器555的基本工作原理 303
10.4.2 定時器555組成施密特觸發(fā)器 304
10.4.3 定時器555組成單穩(wěn)態(tài)觸發(fā)器 305
10.4.4 定時器555組成多諧振蕩器 305
10.5 應用電路舉例 306
小結 310
思考題 310
習題 310
第11章 數(shù)模與模數(shù)轉(zhuǎn)換器 312
11.1 數(shù)模轉(zhuǎn)換器 312
11.1.1 權電阻D/A轉(zhuǎn)換器 313
11.1.2 輸出電壓型R/2R電阻網(wǎng)絡D/A轉(zhuǎn)換器 314
11.1.3 輸出電流型R/2R電阻網(wǎng)絡D/A轉(zhuǎn)換器 316
11.1.4 電阻串型D/A轉(zhuǎn)換器 317
11.1.5 D/A轉(zhuǎn)換器的技術指標 318
11.2 模數(shù)轉(zhuǎn)換器 321
11.2.1 并行A/D轉(zhuǎn)換器 321
11.2.2 流水線型A/D轉(zhuǎn)換器 322
11.2.3 雙斜率A/D轉(zhuǎn)換器 323
11.2.4 △一∑型A/D轉(zhuǎn)換器 325
11.2.5 逐次比較式A/D轉(zhuǎn)換器 327
11.2.6 A/D轉(zhuǎn)換器的技術指標 328
小結 329
思考題 330
習題 330
第12章 數(shù)字外圍電路 333
12.1 常用的開關量輸入電路 333
12.1.1 按鍵電路 333
12.1.2 光耦隔離輸入電路 336
12.2 LED顯示電路 339
12.3 數(shù)字驅(qū)動電路 341
12.3.1 采用三極管或場效應管驅(qū)動繼電器 341
12.3.2 其他數(shù)字輸出接口電路 344
12.4 常用的數(shù)字實驗電路 347
小結 348
思考題 348
習題 349
第13章 學習使用QUARTUSⅡ軟件 350
13.1 圖形輸入法設計數(shù)字電路 350
13.2 Verilog HDL輸入法 358
13.3 Verilog HDL設計數(shù)字系統(tǒng) 360
附錄 數(shù)字電路大型作業(yè)與數(shù)字電子產(chǎn)品開發(fā) 364
F.1 大作業(yè)題目 364
F.2 大作業(yè)論文的寫作 369
參考文獻 372

第1章　數(shù)制轉(zhuǎn)換與編碼 
本章介紹二進制數(shù)的基本概念、不同數(shù)制之間的轉(zhuǎn)換、二進制數(shù)運算與補碼，以及常用的編碼。 
1.1　二進制數(shù) 
1.1.1　為什么使用二進制數(shù) 
日常使用的十進制數(shù)中任何一位數(shù)需要10個狀態(tài)才能表示，因此用電的方法表示非常困難。例如，用電壓表示十進制數(shù)，需要10個電壓值，常用如圖1-1所示的簡單分壓電路實現(xiàn)。所以，為獲得表示任何數(shù)字的電壓值，單刀開關須動作多次。 
同樣，實現(xiàn)1位二進制信號簡單得多，若用兩個分離的電壓值（又稱邏輯電平）表示二進制數(shù)，例如，實現(xiàn)1位二進制信號，可以用如圖1-2所示的開關電路實現(xiàn)，開關閉合時，輸出電壓0V表示二進制數(shù)字0；開關斷開時，輸出電壓5V表示二進制數(shù)字1，所以實現(xiàn)二進制數(shù)的開關動作簡單得多，因此二進制數(shù)很容易用開關電路實現(xiàn)。 


　　圖1-2　開關實現(xiàn)1位二進制數(shù) 
在實際中具有開關功能的電子器件很多，如圖1-3所示，繼電器可以實現(xiàn)二進制數(shù)，二極管、晶體管等都可作為開關組成電路實現(xiàn)二進制數(shù)。如圖1-3（a）所示，繼電器在線圈輸入端無電壓時，線圈b無電，觸點a在彈簧c的作用下斷開；當線圈輸入端有電壓時，繼電器線圈b通電，在線圈b電磁吸力的作用下，觸點a閉合。因此繼電器是一個電壓控制的開關。 
圖1-3（b）是二極管作為開關的電路圖，當二極管輸入電壓為0V時，輸出被鉗位在0.7V；當二極管輸入電壓為3V時，輸出被鉗位在3.7V，因此輸入信號可以控制輸出電平。 

圖1-3　用于表示二進制數(shù)的開關元器件 
圖1-3（c）是三極管開關電路圖，當輸入電壓使三極管飽和時，輸出電壓近似為0V ；當輸入電壓使三極管截止時，輸出電壓近似為5V 。輸入電壓信號可以控制三極管開關的通斷，控制輸出電壓的變化。 
二進制數(shù)容易用電子元件實現(xiàn)，這是使用二進制數(shù)的主要原因。 
1.1.2　二進制數(shù)的組成、轉(zhuǎn)換與算術運算 
1.有權數(shù) 
十進制數(shù)是有權數(shù)，數(shù)的位置不同，數(shù)具有的權不同，例如，對于十進制數(shù)33，雖然兩個數(shù)都是3，但由于位置不同，所以右邊的3代表3，左邊的3代表30，所以33＝3×101 +3。對于有小數(shù)的十進制數(shù)，例如，123.4可以表示為1×102 +2×101+3×100 +4×10 -1 。 
十進制數(shù)的權結構可以表示為：.105 104 103 102 101 10010 -1 10 -2 10 -3 .二進制數(shù)與十進制數(shù)一樣也是有權數(shù)，其權結構可以表示為： 
2n -1 .2524 23 22 21 20 2-1 2-2 2-3 .2 -n 
二進制權重如表1-1所示。 
表1-1　二進制權重 
28 27 26 25 24 23 22 21 20 2 -1 2 -2 2 -3 2 -4 2 -5 
256 128 64 32 16 8 4 2 1 0 .5 0 .25 0 .125 0 .0625 0.03125 
1 /2 1 /4 1 /8 1/16 1/32 

2.二進制數(shù)轉(zhuǎn)十進制數(shù)將各位二進制數(shù)乘以相應的權后相加就可以轉(zhuǎn)成十進制數(shù)。例如，將1101101轉(zhuǎn)成十進制 
數(shù)的過程如下：1×26 +1×25 +0×24 +1×23 +1×22 +0×21+1×20 ＝1×64+1×32+0×16+1×8+1×4+0×2+1×1＝64+32+8+4+1＝109 
3.十進制整數(shù)轉(zhuǎn)二進制數(shù) 
常用的十進制整數(shù)轉(zhuǎn)二進制數(shù)方法是重復除2法：將十進制數(shù)除以2，余數(shù)則為二進制數(shù)低位，得到的商繼續(xù)除以2；得到的余數(shù)為次低位，得到的商再次除以2；不斷重復該過程，直到商為0；最后得到的余數(shù)1為最高位。 
例如，45（10）＝101101（2），173（10）＝10101101（2）。其中，MSB 表示高位，LSB 表示低位。 

4.十進制小數(shù)轉(zhuǎn)二進制數(shù) 
常用的十進制小數(shù)轉(zhuǎn)二進制數(shù)方法是重復乘2法：將小數(shù)部分乘以2，積的整數(shù)部分是最高位；積的小數(shù)部分繼續(xù)乘以2，積的整數(shù)部分是次高位；積的小數(shù)部分繼續(xù)乘以2，直到積的小數(shù)部分全為0；最后得到積的整數(shù)部分1是最低位。 
例如，0.3125（10）＝.0101（2）。 
積的整數(shù)部分 
0.3125×2＝0.625　　　0　　　MSB 0.625×2＝1.2510.25×2＝0.5000.5×2＝1.001LSB 
5.二進制數(shù)算術運算 
二進制數(shù)可以表示數(shù)值，也可以表示邏輯值。所以，兩個二進制數(shù)既可以實現(xiàn)算術運算，也可以實現(xiàn)邏輯運算。二進制數(shù)的算術運算與十進制數(shù)運算規(guī)則相似，只是逢2進1，借1相當于2。 
1） 加減法運算 
例如，1100（2）+1010（2）＝10110（2），1100（2）?1010（2）＝0010（2）。 

在實際應用中，使用數(shù)字電路可以實現(xiàn)二進制數(shù)的加減法運算。 
2） 乘法運算 
二進制數(shù)乘法運算過程：先將被乘數(shù)與乘數(shù)最低位形成部分積，隨后將被乘數(shù)與乘數(shù)次低位形成部分積，直到所有乘數(shù)各位都與被乘數(shù)相乘形成部分積，再將所有部分積相加。 
例如，1100（2）×1001（2）＝1101100（2），其運算式如下： 

乘法運算實際上是被乘數(shù)按照乘數(shù)中1的位置左移形成部分積后相加實現(xiàn)，乘數(shù)的最低位的位置為0。在本例中，由于乘數(shù)位置0為數(shù)1，則被乘數(shù)1100先左移0位，形成第一個部分積1100；然后由于乘數(shù)位置3為1，則被乘數(shù)左移三位形成部分積1100000，兩個部分積相加，形成積為1101100。由上述規(guī)律可知，如果一個二進制數(shù)乘以一個2的整數(shù)冪，則可以由左移冪次實現(xiàn)，移出的 
空位補0，例如，110×21 之積可以直接將110左移1位實現(xiàn)，結果為1100。3）除法運算除法運算是被除數(shù)或余數(shù)減去右移的除數(shù)。若余數(shù)大于等于0，則商為1，否則商為0。例如，110（2）÷10（2）＝11（2）。首先是被除數(shù)110減去右移0位的除數(shù)，余數(shù)大于0，所以商為1；然后是余數(shù)減去右移1位 
的除數(shù)，余數(shù)等于0，則商為1。由上述規(guī)律可知，如果一個二進制數(shù)除以一個2的整數(shù)冪，則可以由右移冪次實現(xiàn)，移出的 
空位補0，例如，110÷21 之商可以直接將110右移1位實現(xiàn)，結果為11。6.反碼與補碼1）反碼反碼是將一個二進制數(shù)中的1變?yōu)?，0變?yōu)?。例如，二進制數(shù)1010的反碼是0101。反碼有時又稱為1的補碼，就是與該二進制數(shù)位數(shù)相等的全1二進制數(shù)（2n -1，n為二進制 
數(shù)的位數(shù)）的補碼，或者一個二進制數(shù)與該二進制數(shù)1的補碼相加，是與該二進制數(shù)相等位數(shù)的 
全1二進制數(shù)。例如，1010與0101相加等于1111（24 -1），所以0101是1010的1的補碼（反碼）。2）2的補碼反碼加1稱為2的補碼，相當與二進制數(shù)位數(shù)相等的全1二進制數(shù)加1（2n ）的補碼，或者稱 
為模為2n 的補碼。例如，1010的反碼是0101，0101+1＝0110是2的補碼，因為1010+0110＝10000（24 ）。一個二進制數(shù)的補碼就是用模2n 減去這個二進制數(shù)。一個數(shù)與該數(shù)的補碼之間是互補關 
系，而兩個數(shù)互補，則說明是相同的數(shù)（只是表示方法不同），或者說是符號相反的另外一個數(shù)。 
因此在減法運算中，減一個數(shù)常用加一個數(shù)的補碼代替。7.有符號數(shù)有符號數(shù)可以表示為：符號+數(shù)值。一個二進制數(shù)的最高位在有符號數(shù)中是符號位，通常用 
0表示正數(shù)，1表示負數(shù)，例如，+25的8位有符號二進制數(shù)為00011001，而-25的有符號的二 
進制數(shù)為10011001。有符號數(shù)也可以表示為：權重之和，即最高位等效為具有符號權重的十進制數(shù)。若是將負數(shù)的符號位按照權重考慮為負數(shù)，其他權重為正數(shù)，則二進制數(shù)的權重之和是該 
數(shù)。取補運算可以改變該數(shù)的符號，例如，8位有符號數(shù)中00000100（+4）的補碼為11111100，由于最高位為1，因此：-128+64+32+16+8+4＝-4；11101101（-19）的補碼為00010011，其權重之和為16+2+1＝19。 
在有符號數(shù)系統(tǒng)中，正數(shù)的補碼是該數(shù)本身，而負數(shù)的補碼為該數(shù)取反碼加1。1）兩個有符號數(shù)相加兩個有符號數(shù)相加分為4種情況，以下舉例說明。 
（1）兩數(shù)都是正數(shù)，如7+4＝11的情況：這時，和是正二進制數(shù)。 
（2）正數(shù)大于負數(shù)，如15+（-6）＝9的情況：在丟掉進位后，和是正二進制數(shù)。 
（3）負數(shù)大于正數(shù)，如16+（-24）＝-8的情況：和是負數(shù)，因此是2的補碼。 
（4）兩數(shù)都是負數(shù)，如-5+（-9）＝-14的情況：丟掉進位后，和是2的補碼。 
2）兩個有符號數(shù)相減兩個有符號數(shù)減法運算步驟為：將減數(shù)取補碼，然后被減數(shù)與減數(shù)相加，再丟掉進位，下面分 
4種情況舉例說明。（1）8-3＝8+（-3）＝5： 

（2）-25-（+19） ＝ -25+（-19）＝-44： 

（3）-120-（-30） ＝ -120+30＝-90： 

（4）12-（-9）＝12+9＝21： 

8.十六進制數(shù)與二進制數(shù)之間的轉(zhuǎn)換1位十六進制數(shù)與十進制數(shù)、二進制數(shù)之間的關系如表1-2所示。將二進制數(shù)轉(zhuǎn)換成十六進制數(shù)，只須將二進制數(shù)4位1組，按組轉(zhuǎn)換成十六進制數(shù)。將十六進 
制數(shù)轉(zhuǎn)換成二進制數(shù)，只須將每位十六進制數(shù)轉(zhuǎn)換成對應的二進制數(shù)。例如，10101110（2）＝AE（16）。有時為區(qū)別十六進制數(shù)與十進制數(shù)，常在十六進制數(shù)前加0x 。例如，10011100（2）＝0x9C 。 
?5? 
表1-2　十六進制數(shù)與十進制、二進制數(shù)之間的關系 
十進制數(shù) 二進制數(shù) 十六進制數(shù) 十進制數(shù) 二進制數(shù) 十六進制數(shù) 
0 0000 0 8 1000 8 
1 0001 1 9 1001 9 
2 0010 2 10 1010 A 
3 0011 3 11 1011 B 
4 0100 4 12 1100 C 
5 0101 5 13 1101 D 
6 0110 6 14 1110 E 
7 0111 7 15 1111 F 

1.2　常用的編碼 
1.8421碼 
8421碼又稱為BCD（Binary Coded Decimal）碼，用4位二進制數(shù)表示1位十進制數(shù)，如表1-3所示。 
表1-3　BCD碼 
十進制數(shù) 0 1 2 3 4 5 6 7 8 9 
BCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 

由于4位二進制數(shù)有16種組合，而BCD 碼只用其中的10種組合，因此還有6種組合沒有使用。2.余三碼余三碼也是一種用4位二進制數(shù)表示十進制的編碼，是由8421碼加3形成的一種編碼，如 
表1-4所示。 
表1-4　余三碼 
十進制數(shù) 0 1 2 3 4 5 6 7 8 9 
余三碼 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 

3.格雷碼格雷碼（Gray Code）又稱為循環(huán)碼，該編碼如表1-5所示。 
表1-5　格雷碼 
編碼順序 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 
二進制數(shù) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 
格雷碼 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000 

從0000開始，該編碼的特點是每一位都循環(huán)變化： 
（1）最右邊一位的變化規(guī)律為0110011001100110； 
（2）右邊第二位的變化規(guī)律為0011110000111100；