本書在《從算法設(shè)計到硬件邏輯的實(shí)現(xiàn)——復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計技術(shù)和方法》（2001高等教育出版社版）基礎(chǔ)上，做了許多修改，補(bǔ)充了一些常用的Verilog 2001標(biāo)準(zhǔn)的新內(nèi)容，添加了一些由淺入深的常用設(shè)計示例，再逐步過渡到工程設(shè)計范例的講解。為了使不同層次的讀者都有所收獲，教材上冊的前八章可以作為本科生的入門教材，從第九章到十八章可以作為本科高年級或研究生學(xué)習(xí)數(shù)字系統(tǒng)設(shè)計的參考，也可以作為有數(shù)字電路基礎(chǔ)知識的年輕工程師們的自學(xué)教材。每章講課或者閱讀大約需要用兩小時。每章后都有總結(jié)和思考題幫助同學(xué)們復(fù)習(xí)課堂講述的內(nèi)容。本書同時配有光盤和Verilog HDL語法手冊及實(shí)驗(yàn)練習(xí)配套用書。光盤內(nèi)有用Power Ponit編寫的教案，供老師和同學(xué)參考，還有許多已經(jīng)錄入的練習(xí)示范題，可供同學(xué)直接模仿、修改和參考，以便更快地掌握Verilog設(shè)計方法。 本書緊跟數(shù)字設(shè)計技術(shù)的最新發(fā)展，可以作為計算機(jī)、電子技術(shù)及相關(guān)專業(yè)的教材，也可供工程技術(shù)和科研人員參考使用。