《計(jì)算機(jī)系列教材：數(shù)字電子技術(shù)基礎(chǔ)》主要內(nèi)容是邏輯代數(shù)基礎(chǔ)，邏輯門(mén)電路，組合邏輯門(mén)電路，觸發(fā)器，時(shí)序邏輯電路，可編程器件，數(shù)，模和模／數(shù)轉(zhuǎn)換等。為了適應(yīng)電子技術(shù)飛速發(fā)展的新形勢(shì)和獨(dú)立院校本科學(xué)生學(xué)習(xí)數(shù)字電路的需要，《數(shù)字電子技術(shù)基礎(chǔ)》注重突出獨(dú)立學(xué)院的特色，在傳授基礎(chǔ)知識(shí)的同時(shí)，加強(qiáng)了能力的培養(yǎng)�！稊�(shù)字電子技術(shù)基礎(chǔ)》注重基礎(chǔ)理論，著重概念敘述，突出應(yīng)用知識(shí)，略去了集成電路內(nèi)部電路及工作原理的分析，突出了典型器件邏輯功能的分析和應(yīng)用，并注重加強(qiáng)中、大規(guī)模集成電路基礎(chǔ)知識(shí)的介紹，各章均有習(xí)題。
《計(jì)算機(jī)系列教材：數(shù)字電子技術(shù)基礎(chǔ)》可作為電子與信息類(lèi)專(zhuān)業(yè)獨(dú)立學(xué)院教材，也可作為高職高專(zhuān)教材以及大專(zhuān)、成人教育以及自學(xué)教材相關(guān)專(zhuān)業(yè)使用。
近五年來(lái)，我國(guó)的教育事業(yè)快速發(fā)展，特別是民辦高校、二級(jí)分校和高職高專(zhuān)發(fā)展之快、規(guī)模之大是前所未有的。在這種形勢(shì)下，針對(duì)這類(lèi)學(xué)校的專(zhuān)業(yè)培養(yǎng)目標(biāo)和特點(diǎn)，探索新的教學(xué)方法，編寫(xiě)合適的教材成了當(dāng)前刻不容緩的任務(wù)。
民辦高校、二級(jí)分校和高職高專(zhuān)的目標(biāo)是面向企業(yè)和社會(huì)培養(yǎng)多層次的應(yīng)用型、實(shí)用型和技能型的人才，對(duì)于計(jì)算機(jī)專(zhuān)業(yè)來(lái)說(shuō)，就要使培養(yǎng)的學(xué)生掌握實(shí)用技能，具有很強(qiáng)的動(dòng)手能力以及從事開(kāi)發(fā)和應(yīng)用的能力。
為了滿足這種需要，我們組織多所高校有豐富教學(xué)經(jīng)驗(yàn)的教師聯(lián)合編寫(xiě)了面向民辦高校、二級(jí)分校和高職高專(zhuān)學(xué)生的計(jì)算機(jī)系列教材，分本科和專(zhuān)科兩個(gè)層次。本系列教材的特點(diǎn)是：
1.兼顧了系統(tǒng)性和先進(jìn)性。教材既注重了知識(shí)的系統(tǒng)性，以便學(xué)生能夠較系統(tǒng)地掌握一門(mén)課程，同時(shí)對(duì)于專(zhuān)業(yè)課，瞄準(zhǔn)當(dāng)前技術(shù)發(fā)展的動(dòng)向，力求介紹當(dāng)前最新的技術(shù)，以提高學(xué)生所學(xué)知識(shí)的可用性，在畢業(yè)后能夠適應(yīng)最新的開(kāi)發(fā)環(huán)境。
2.理論與實(shí)踐結(jié)合。在闡明基本理論的基礎(chǔ)上，注重了訓(xùn)練和實(shí)踐，使學(xué)生學(xué)而能用。大部分教材編寫(xiě)了配套的上機(jī)和實(shí)訓(xùn)教程，闡述了實(shí)訓(xùn)方法、步驟，給出了大量的實(shí)例和習(xí)題，以保證實(shí)訓(xùn)和教學(xué)的效果，提高學(xué)生綜合利用所學(xué)知識(shí)解決實(shí)際問(wèn)題的能力和開(kāi)發(fā)應(yīng)用的能力。
3.大部分教材制作了配套的多媒體課件，為教師教學(xué)提供了方便。
4.教材結(jié)構(gòu)合理，內(nèi)容翔實(shí)，力求通俗易懂，重點(diǎn)突出，便于講解和學(xué)習(xí)。
誠(chéng)懇希望讀者對(duì)本系列教材缺點(diǎn)和不足提出寶貴的意見(jiàn)。
第1章 邏輯代數(shù)基礎(chǔ)
1.1 概述
1.1.1 數(shù)字電路的基本概念（定義、優(yōu)點(diǎn)）
1.1.2 數(shù)制與碼制
1.1.3 算術(shù)運(yùn)算與邏輯運(yùn)算
1.2 邏輯代數(shù)中的基本運(yùn)算
1.3 邏輯代數(shù)的基本公式和常用公式
1.3.1 基本公式
1.3.2 若干常用公式
1.4 邏輯代數(shù)的基本定理
1.4.1 代入定理
1.4.2 反演定理
1.4.3 對(duì)偶定理
1.5 邏輯函數(shù)及其表示方法
1.5.1 邏輯函數(shù)
1.5.2 邏輯函數(shù)的表示方法
1.5.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
1.6 邏輯函數(shù)的化簡(jiǎn)
1.6.1 公式化簡(jiǎn)法（邏輯函數(shù)的最簡(jiǎn)形式、常用的化簡(jiǎn)方法）
1.6.2 卡諾圖化簡(jiǎn)法
習(xí)題一
第2章 邏輯門(mén)電路
2.1 概述
2.2 最簡(jiǎn)單的邏輯門(mén)電路
2.2.1 二極管與門(mén)
2.2.2 二極管或門(mén)
2.2.3 三極管非門(mén)
2.3 TTL邏輯門(mén)電路
2.3.1 TTL與非門(mén)
2.3.2 集電極開(kāi)路門(mén)和三態(tài)門(mén)
2.4 CMOS邏輯門(mén)電路
2.4.1 CMOS反相器
2.4.2 CMOS與非門(mén)和或非門(mén)
2.4.3 CMOS邏輯門(mén)的主要參數(shù)
2.5 集成邏輯門(mén)電路的使用
2.5.1 幾種集成邏輯門(mén)系列簡(jiǎn)介
2.5.2 各類(lèi)集成邏輯門(mén)性能比較
2.5.3 集成邏輯門(mén)電路的使用應(yīng)注意的問(wèn)題
習(xí)題二
第3章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析方法和設(shè)計(jì)方法
3.2.1 組合邏輯電路的分析方法
3.2.2 組合邏輯電路的設(shè)計(jì)方法
3.3 幾種常用的組合邏輯電路
3.3.1 加法器
3.3.2 數(shù)值比較器
3.3.3 編碼器
3.3.4 譯碼器
3.3.5 數(shù)據(jù)選擇器
3.4 組合邏輯電路中競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象
3.4.1 競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象及其成因
3.4.2 檢查競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象的方法
3.4.3 消除競(jìng)爭(zhēng)——冒險(xiǎn)現(xiàn)象的方法
習(xí)題三
第4章 觸發(fā)器
4.1 概述
4.2 觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)
4.2.1 基本RS觸發(fā)器
4.2.2 同步RS觸發(fā)器
4.2.3 主從RS觸發(fā)器
4.2.4 JK觸發(fā)器
4.2.5 T觸發(fā)器
4.2.6 D邊沿觸發(fā)器
習(xí)題四
第5章 時(shí)序邏輯電路
5.1 概述
5.2 時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法
5.2.1 時(shí)序邏輯電路的狀態(tài)表、狀態(tài)圖和時(shí)序圖
5.2.2 同步時(shí)序邏輯電路的分析和設(shè)計(jì)方法
5.2.3 異步時(shí)序邏輯電路的分析和設(shè)計(jì)方法
5.3 幾種常用的時(shí)序邏輯電路
5.3.1 寄存器
5.3.2 計(jì)數(shù)器
5.4 隨機(jī)存取存儲(chǔ)器（RAM）
5.4.1 RAM的存儲(chǔ)原理
5.4.2 典型RAM模塊及其使用方法
小結(jié)
習(xí)題五
第6章 可編程邏輯器件
6.1 概述
6.2 可編程陣列邏輯（PAL）
6.2.1 PAL的基本電路結(jié)構(gòu)
6.2.2 PAL的幾種輸出電路結(jié)構(gòu)和反饋形式
6.2.3 PAL的應(yīng)用舉例
6.3 通用陣列邏輯（GAL）
6.3.1 GAL的電路結(jié)構(gòu)
6.3.2 輸出邏輯宏單元（0LMC）
6.3.3 GAL的輸入特性和輸出特性
6.4 可擦除的可編程邏輯器件（EPLD）
6.4.1 EPLD的基本結(jié)構(gòu)和特點(diǎn)
6.4.2 EPLD的與一或邏輯陣列
6.4.3 EPLD的輸出邏輯宏單元（OLMC）
6.5 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）
6.5.1 FPGA的基本結(jié)構(gòu)
6.5.2 FPGA的輸入輸出模塊（10B）和可編程邏輯模塊（CLB）
6.5.3 FPGA的互連資源
6.5.4 編程數(shù)據(jù)的裝載
6.6 PLD的編程
習(xí)題六
第7章 數(shù)／模和模／轉(zhuǎn)換
7.1 概述
7.2 數(shù)／模（D／A）轉(zhuǎn)換器
7.2.1 常用數(shù)／模轉(zhuǎn)換技術(shù)
7.2.2 集成DAC的主要參數(shù)
7.2.3 集成DAC芯片的選擇與使用
7.3 模／數(shù)（A／D）轉(zhuǎn)換
7.3.1 常用模／數(shù)轉(zhuǎn)換技術(shù)
7.3.2 集成ADC的主要參數(shù)
7.3.3 集成ADC芯片選擇與使用
7.4 數(shù)／模和模／數(shù)轉(zhuǎn)換器的應(yīng)用
7.4.1 數(shù)據(jù)采集與控制系統(tǒng)的功能
7.4.2 實(shí)際數(shù)據(jù)采集系統(tǒng)舉例
小結(jié)
習(xí)題七
參考文獻(xiàn)
第1章 邏輯代數(shù)基礎(chǔ)
我們?cè)谶@一章里首先介紹數(shù)字電路中常見(jiàn)的數(shù)制和碼制，然后重點(diǎn)講述邏輯代數(shù)基礎(chǔ)。邏輯代數(shù)是分析和設(shè)計(jì)數(shù)字電路的基礎(chǔ)和數(shù)學(xué)工具，本章在介紹邏輯代數(shù)的基本概念、基本公式和基本定理的基礎(chǔ)上，著重討論邏輯函數(shù)的三種表示方法（真值表、代數(shù)式、卡諾圖）及其相互轉(zhuǎn)換，以及邏輯函數(shù)的兩種化簡(jiǎn)法（公式化簡(jiǎn)法和卡諾圖化簡(jiǎn)法）。
1．1 概述
1．1．1 數(shù)字電路的基本概念（定義、優(yōu)點(diǎn)）
1.數(shù)字電路簡(jiǎn)介
電子電路中的信號(hào)分為兩大類(lèi)：一類(lèi)是模擬信號(hào)，指在時(shí)間和數(shù)值上都是連續(xù)變化的信號(hào)，如音頻電壓信號(hào)等；另一類(lèi)是數(shù)字信號(hào)，指在時(shí)間和數(shù)值上都是離散的信號(hào)，如各種脈沖信號(hào)等。工作在模擬信號(hào)下的電子電路稱為模擬電路，工作在數(shù)字信號(hào)下的電子電路稱為數(shù)字電路，我們所要討論的正是后者。
2.數(shù)字電路的優(yōu)點(diǎn)
數(shù)字電路處理的信號(hào)主要有兩種：反映數(shù)值大小的數(shù)字量信號(hào)和反映事物因果關(guān)系的邏輯量信號(hào)，它們是在時(shí)間和數(shù)值上都不連續(xù)變化的離散信號(hào)，在數(shù)字電路中用高、低電平表示，在運(yùn)算中則用“O”和“1”來(lái)表示，因此，與模擬電路相比數(shù)字電路具有以下優(yōu)點(diǎn)：
（1）數(shù)字電路所研究的問(wèn)題是輸入的高、低電平與輸出的高、低電平之間的因果關(guān)系，稱為邏輯關(guān)系。它只規(guī)定高電平的下限值UH（min）和低電平的上限值UL（max），凡大于UH（max），都認(rèn)為是高電平，凡小于UL（max）都認(rèn)為是低電平，而不著重研究它們具體的數(shù)值。
研究數(shù)字電路邏輯關(guān)系的主要工具是邏輯代數(shù)。在數(shù)字電路中，輸入信號(hào)也稱為輸入變量，輸出信號(hào)稱為輸出變量，也稱邏輯函數(shù)，它們均為二值量，非“0”即“1”。邏輯函數(shù)為二值函數(shù)，邏輯代數(shù)概括了二值函數(shù)的表示方式、運(yùn)算規(guī)律及變換規(guī)律。
（2）由于數(shù)字電路的輸入和輸出變量都只有兩種狀態(tài)，因此組成數(shù)字電路的半導(dǎo)體器件絕大多數(shù)工作在開(kāi)關(guān)狀態(tài)。當(dāng)它們導(dǎo)通時(shí)相當(dāng)于開(kāi)關(guān)閉合，當(dāng)它們截止時(shí)相當(dāng)于開(kāi)關(guān)斷開(kāi)。數(shù)字電路結(jié)構(gòu)簡(jiǎn)單，容易制造，便于集成和系列化生產(chǎn)，且成本低廉，使用方便。由數(shù)字電路組成的數(shù)字系統(tǒng)，工作準(zhǔn)確可靠，精度高。
（3）數(shù)字電路不僅可以完成對(duì)信號(hào)的數(shù)值運(yùn)算，而且還能夠進(jìn)行邏輯運(yùn)算與判斷，也就是具有一定的邏輯運(yùn)算能力。正因?yàn)閿?shù)字電路的主要研究對(duì)象是電路的輸入和輸出之間的邏輯關(guān)系，所以，數(shù)字電路又稱為數(shù)字邏輯電路。它的一套分析方法也與模擬電路不同，采用的是邏輯代數(shù)、真值表、卡諾圖、特性方程、狀態(tài)轉(zhuǎn)換圖和時(shí)序波形圖等。
書(shū)單推薦
