目錄
叢書序
序
前言
第1章 緒論 1
1.1 半導(dǎo)體集成電路的概念 1
1.1.1 半導(dǎo)體集成電路的基本概念 1
1.1.2 半導(dǎo)體集成電路的分類 2
1.2 半導(dǎo)體集成電路的發(fā)展過程 4
1.3 半導(dǎo)體集成電路的發(fā)展規(guī)律 5
1.4 半導(dǎo)體集成電路面臨的問題 6
1.4.1 深亞微米集成電路設(shè)計(jì)面臨的問題與挑戰(zhàn) 6
1.4.2 深亞微米集成電路性能面臨的問題與挑戰(zhàn) 7
1.4.3 深亞微米集成電路工藝面臨的問題與挑戰(zhàn) 7
技術(shù)展望：摩爾定律的擴(kuò)展 7
習(xí)題 8
第2章 雙極集成電路中的元件形成及其寄生效應(yīng) 9
2.1 雙極集成電路的制造工藝 9
2.1.1 雙極型晶體管的單管結(jié)構(gòu)和工作原理 9
2.1.2 雙極集成晶體管的結(jié)構(gòu)與制造工藝 12
2.2 理想本征雙極晶體管的埃伯斯G莫爾（EM）模型 18
2.2.1 一結(jié)兩層二極管（單結(jié)晶體管）的EM模型 18
2.2.2 兩結(jié)三層三極管（雙結(jié)晶體管）的EM模型 19
2.2.3 三結(jié)四層三極管（多結(jié)晶體管）的EM模型 20
2.3 集成雙極晶體管的有源寄生效應(yīng) 21
2.3.1 npn管工作于正向工作區(qū)和截止區(qū)的情況 22
2.3.2 npn管工作于反向工作區(qū)的情況 22
2.3.3 npn管工作于飽和區(qū)的情況 23
2.3.4 降低寄生pnp管的方法 23
技術(shù)展望：SiGe異質(zhì)結(jié)雙極晶體管 23
習(xí)題 24
第3章 MOS集成電路中的元件形成及其寄生效應(yīng) 25
3.1 MOSFET晶體管的制造工藝 25
3.1.1 MOSFET晶體管器件結(jié)構(gòu)與工作原理 25
3.1.2 MOSFET的制造工藝 26
3.2 CMOS集成電路的制造工藝 28
3.2.1 p阱CMOS工藝 29
3.2.2 n阱CMOS工藝 36
3.2.3 雙阱CMOS工藝 36
3.3 BiGCMOS集成電路的制造工藝 38
3.3.1 以CMOS工藝為基礎(chǔ)的Bi-CMOS工藝 39
3.3.2 以雙極型工藝為基礎(chǔ)的Bi-CMOS工藝 40
3.4 MOS集成電路中的有源寄生效應(yīng) 41
3.4.1 場區(qū)寄生MOSFET 41
3.4.2 寄生雙極型晶體管 42
3.4.3 CMOS集成電路中的閂鎖效應(yīng) 43
技術(shù)展望：絕緣體上硅（SOI）技術(shù) 44
習(xí)題 45
第4章 集成電路中的無源元件 46
4.1 集成電阻器 46
4.1.1 雙極集成電路中的常用電阻 46
4.1.2 MOS集成電路中常用的電阻 56
4.2 集成電容器 58
4.2.1 雙極集成電路中常用的集成電容器 58
4.2.2 MOS集成電路中常用的電容器 60
4.3 互連線 61
4.3.1 多晶硅互連線 62
4.3.2 擴(kuò)散層連線 62
4.3.3 金屬互連線 62
技術(shù)展望：鐵電電容器 64
習(xí)題 65
第5章 MOS晶體管基本原理與MOS反相器電路 66
5.1 MOS晶體管的電學(xué)特性 66
5.1.1 MOS晶體管基本電流方程的導(dǎo)出 66
5.1.2 MOS晶體管IGV特性 68
5.1.3 MOS晶體管的閾值電壓和導(dǎo)電特性 70
5.1.4 MOS晶體管的襯底偏壓效應(yīng) 72
5.1.5 MOS晶體管的二級效應(yīng) 73
5.1.6 MOS晶體管的電容 76
5.2 MOS反相器 80
5.2.1 反相器的基本概念 80
5.2.2 E/R型nMOS反相器（電阻負(fù)載型MOS反相器） 82
5.2.3 E/E型nMOS反相器（增強(qiáng)型nMOS負(fù)載反相器） 83
5.2.4 E/D型nMOS反相器（耗盡型nMOS負(fù)載反相器） 86
5.2.5 CMOS反相器 87
技術(shù)展望：3D晶體管 101
習(xí)題 101
第6章 CMOS靜態(tài)門電路 103
6.1 基本CMOS靜態(tài)門 103
6.1.1 CMOS與非門 103
6.1.2 CMOS或非門 104
6.2 CMOS復(fù)合邏輯門 106
6.2.1 異或門 106
6.2.2 其他復(fù)合邏輯門 107
6.3 MOS管的串并聯(lián)特性 108
6.3.1 晶體管串聯(lián)的情況 108
6.3.2 晶體管并聯(lián)的情況 109
6.3.3 晶體管尺寸的設(shè)計(jì) 109
6.4 CMOS靜態(tài)門電路的功耗 111
6.4.1 CMOS靜態(tài)邏輯門電路功耗的組成 111
6.4.2 降低電路功耗的方法 115
6.5 CMOS靜態(tài)門電路的延遲 118
6.5.1 延遲時(shí)間的估算方法 118
6.5.2 緩沖器最優(yōu)化設(shè)計(jì) 123
6.6 功耗和延遲的折中 125
技術(shù)展望：減少短脈沖干擾信號(hào)功耗 126
習(xí)題 126
第7章 傳輸門邏輯和動(dòng)態(tài)邏輯電路 128
7.1 基本的傳輸門 128
7.1.1 nMOS傳輸門 129
7.1.2 pMOS傳輸門 130
7.1.3 CMOS傳輸門 131
7.2 傳輸門邏輯電路 131
7.2.1 傳輸門邏輯電路舉例 131
7.2.2 傳輸門邏輯的特點(diǎn) 133
7.3 基于二叉判決圖BDD的傳輸門邏輯生成方法 134
7.4 基本動(dòng)態(tài)CMOS邏輯電路 138
7.4.1 基本CMOS動(dòng)態(tài)邏輯電路的工作原理 139
7.4.2 動(dòng)態(tài)邏輯電路的優(yōu)缺點(diǎn) 140
7.5 傳輸門隔離動(dòng)態(tài)邏輯電路 141
7.5.1 傳輸門隔離動(dòng)態(tài)邏輯電路工作原理 142
7.5.2 傳輸門隔離多級動(dòng)態(tài)邏輯電路的時(shí)鐘信號(hào) 142
7.5.3 多米諾邏輯 144
7.6 動(dòng)態(tài)邏輯電路中存在的問題及解決方法 147
7.6.1 電荷泄漏 147
7.6.2 電荷共享 148
7.6.3 時(shí)鐘饋通 149
7.6.4 體效應(yīng) 149
技術(shù)展望：如何選擇邏輯類型 150
習(xí)題 151
第8章 時(shí)序邏輯電路 153
8.1 電荷的存儲(chǔ)機(jī)理 153
8.1.1 靜態(tài)存儲(chǔ)機(jī)理 153
8.1.2 動(dòng)態(tài)存儲(chǔ)機(jī)理 154
8.2 電平敏感鎖存器 155
8.2.1 SR靜態(tài)鎖存器 155
8.2.2 時(shí)鐘脈沖控制SR靜態(tài)鎖存器 157
8.2.3 CMOS靜態(tài)邏輯結(jié)構(gòu)D鎖存器 157
8.2.4 基于傳輸門多選器的D鎖存器 159
8.2.5 動(dòng)態(tài)鎖存器 160
8.3 邊沿觸發(fā)寄存器 161
8.3.1 寄存器的幾個(gè)重要參數(shù)（建立時(shí)間、維持時(shí)間、傳輸時(shí)間） 161
8.3.2 CMOS靜態(tài)主從結(jié)構(gòu)寄存器 162
8.3.3 傳輸門多路開關(guān)型寄存器 163
8.3.4 C2MOS寄存器 167
8.4 其他類型寄存器 169
8.4.1 脈沖觸發(fā)鎖存器 169
8.4.2 靈敏放大器型寄存器 170
8.4.3 靈敏放大器型寄存器 170
8.5 帶復(fù)位及使能信號(hào)的D寄存器 173
8.5.1 同步復(fù)位D寄存器 173
8.5.2 異步復(fù)位D寄存器 173
8.5.3 帶使能信號(hào)的同步復(fù)位D寄存器 174
8.6 寄存器的應(yīng)用及時(shí)序約束 175
8.6.1 計(jì)數(shù)器 175
8.6.2 時(shí)序電路的時(shí)序約束 177
技術(shù)展望：異步數(shù)字系統(tǒng) 180
習(xí)題 180
第9章 MOS邏輯功能部件 183
9.1 多路開關(guān) 183
9.2 加法器和進(jìn)位鏈 185
9.2.1 加法器定義 185
9.2.2 全加器電路設(shè)計(jì) 187
9.2.3 進(jìn)位鏈 190
9.3 算術(shù)邏輯單元 194
9.3.1 以傳輸門為主體的算術(shù)邏輯單元 195
9.3.2 以靜態(tài)邏輯門電路為主體的算術(shù)邏輯單元 196
9.4 移位器 197
9.5 乘法器 200
技術(shù)展望：片上系統(tǒng)（SoC）技術(shù) 203
習(xí)題 204
第10章 半導(dǎo)體存儲(chǔ)器 207
10.1 存儲(chǔ)器概述 207
10.1.1 存儲(chǔ)器的分類 207
10.1.2 存儲(chǔ)器的相關(guān)性能參數(shù) 208
10.1.3 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu) 209
10.2 非揮發(fā)性只讀存儲(chǔ)器 209
10.2.1 ROM的基本存儲(chǔ)單元 210
10.2.2 MOSOR和NOR型ROM 210
10.2.3 MOSNAND型ROM 215
10.2.4 預(yù)充式ROM 217
10.2.5 一次性可編程ROM 218
10.3 非揮發(fā)性讀寫存儲(chǔ)器 218
10.3.1 可擦除可編程ROM 218
10.3.2 電可擦除可編程ROM 220
10.3.3 FLASH存儲(chǔ)器 224
10.4 隨機(jī)存取存儲(chǔ)器 227
10.4.1 SRAM 227
10.4.2 DRAM 232
10.5 存儲(chǔ)器外圍電路 234
10.5.1 地址譯碼單元 234
10.5.2 靈敏放大器 236
10.5.3 時(shí)序和控制電路 238
技術(shù)展望：高密度存儲(chǔ)器 238
習(xí)題 239
第11章 模擬集成電路基礎(chǔ) 241
11.1 模擬集成電路中的特殊元件 241
11.1.1 MOS可變電容 241
11.1.2 集成雙極型晶體管 244
11.1.3 集成MOS管 246
11.2 MOS晶體管及雙極晶體管的小信號(hào)模型 247
11.2.1 MOS晶體管的小信號(hào)模型 249
11.2.2 雙極晶體管的小信號(hào)模型 250
11.3 恒流源電路 252
11.3.1 電流源 252
11.3.2 電流基準(zhǔn)電路 257
11.4 基準(zhǔn)電壓源電路 258
11.4.1 基準(zhǔn)電壓源的主要性能指標(biāo) 258
11.4.2 帶隙基準(zhǔn)電壓源的基本原理 259
11.5 單級放大器 262
11.5.1 MOS集成電路中的單級放大器 262
11.5.2 雙極集成電路中的單級放大器 266
11.6 差動(dòng)放大器 271
11.6.1 MOS差動(dòng)放大器 271
11.6.2 雙極晶體管差動(dòng)放大器 276
技術(shù)展望：低壓低功耗模擬集成電路技術(shù) 279
習(xí)題 280
第12章 D/A及A/D變換器 281
12.1 D/A變換器基本概念 281
12.1.1 D/A變換器基本原理 281
12.1.2 D/A變換器的分類 283
12.1.3 D/A變換器的技術(shù)指標(biāo) 283
12.2 D/A變換器的基本類型 284
12.2.1 電流定標(biāo)D/A變換器 284
12.2.2 電壓定標(biāo)D/A變換器 287
12.2.3 電荷定標(biāo)D/A變換器 288
12.3 A/D變換器的基本概念 289
12.3.1 A/D變換器基本原理 289
12.3.2 A/D變換器的分類 290
12.3.3 A/D變換器的主要技術(shù)指標(biāo) 290
12.4 A/D變換器的常用類型 292
12.4.1 積分型A/D變換器 292
12.4.2 逐次逼近式（SAR）A/D變換器 293
12.4.3 ΣGΔA/D變換器 294
12.4.4 全并行ADC 295
12.4.5 流水線A/D變換器 295
技術(shù)展望：A/D變換器的發(fā)展方向 296
習(xí)題 297
參考文獻(xiàn) 299